Распределитель

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Сфюз Сфаетскиа Социалистических РеспубликК АВТОРСКОМУ СВИ НВЯЬСТВУ(22) Заявлено 270679 (21) 2786635/18-21 Ф)М д с присоединением заявки Но Н 03 К 17/62 Государстаеиный комитет СССР ио ледам изобретений и открытий(23) Приоритет Опубликовано 1504.81, Бюллетень йо 14 Дата опубликования описания 15. 04. 81(72) Авторы изобретения 71 Заявитель РАСПРЕДЕЛИТ мп еделителяая дося о Изобретение относитсной технике и предназнмирования распределенныи ульсов.Известен распределитель, содержащий в каждом разряде триггер с раздельными входами на логических элементах И-НЕ (ИЛИ-НЕ). Выход каждого из логических элементов, осу ществляющих сдвиг единицы в триггерах, соединен с нулевым входом триггера данного разряда, с единичным входом смежного с ним триггера с той стороны, в которую необходимо осуществить сдвиг единицы, и со вхо- дом логического элемента, другой вход которого соединен с нулевым плечом триггера данного разряда, а выход - со входом данного логического элемента 1 1.Недостатком этого распределителя является относительно низкая дос" товерность функционированйя.Известен также распределитель, содержащий разрядные триггеры, инверсный выход каждого из которых соединен с входом установки следующего разрядного триггера, элемент И-НЕ и блок формирования тактовых сигналов, вход которого соединен с тактовым входом распределителя, вход сбросакоторого соединен со входами сбросавсех разрядных Триггеров, кроме первого, первый выход блока формирования тактовых сигналов соединен с входами установки нуля нечетных разрядных триггеров, входы установки нулячетных разрядных триггеров соединеныс вторым выходом блока формированиятактовых сигналов 2 .Недостатком этого распрявляется относительно низктоверность функционированиЦель изобретения - повышение дос товерности функци нирования.Поставленная цель достигается темчто в распределитель содержащийразрядные триггеры, инверсный выход каждого из которых соединен с 20 входом установки следующего разрядного триггера, элемент И-НЕ и блокформирования тактовых сигналов, входкоторого соединен с тактовым входомраспределителя, вход сброса которого соединен с входами сброса всехразрядных триггеров, кроме первого,первый выход блока формирования тактовых сигналов соединен с входамиустановки нуля нечетных разрядных ЗО триггеров, входы установки нулячетных разрядных триггеров соединеныс вторым выходом блока формированиятактовых сигналов, введен дополнительный элемент И-НЕ, входы которогосоединены с единичными выходами четных разрядных триггеров, единичныевыходы нечетных разрядных триггеровсоединены с входами элемента И-НЕ,выход которого соединен с первым управляющим входом блока формированиятактовых сигналов, второй управляющий вход которого соединен с выходом дополнительного элемента И-НЕ,а вход установки первого разрядноготриггера соединен с установочным входом блока формирования тактовыхсигналов и входом сброса распределителя, а инверсный выход каждого1-ого разрядного триггера соединенс дополнительными входами сбросавсех разрядных триггеров, начинаяс 1+2-ого. Формирователь тактовых 20сигналов содержит триггер, первыйн второй инверторы, первый ивторой элементы И и первый и второйэлементы ИЛИ-НЕ, выходы которыхсоединены соответственно с первым и 25вторым выходами блока формированиятактовых сигналов, вход которогосоединен с первыми входами элементов И и элементов ИЛИ-НЕ, вторые входы первого и второго элементов ИЛИНЕ соединены соответственно с инверсным и прямым выходами триггера, входы установки и сброса которого соединены с выходами соответственно первого и второго элементов И. вторыевходы которых соединены с выходамисоответственно первого и второго инверторов, входы которых соединены свыходами соответственно второго ипервого элементов И, третьи входывторого и первого элементов И соединены соответственно с первым и вторым управляющими входами блока формирования тактовых импульсов, входустановки которого соединен с вспомогательным установочным входом триггера.На чертеже дана структурная схемапредлагаемого распределителя,Распределитель содержит разрядные, 50триггеры 1, инверсный выход каждого из,которых соединен с входом установки следующего разрядного триггера элемент И-НЕ 2, блок 3 формирований .тактовых сигналов, вход которого соединен с тактовым входом 4 рас 55 пределителя, вход 5 сброса которого соединен с входами сброса всех разрядных триггеров 1, кроме первого, первый выход блока 3 формирования тактовых сигналов соединен с входами 60 установки нуля нечетных разрядных триггеров 1, .входы установки нуля четных разрядных триггеров 1 соединены с вторым выходом блока 3 формирования тактовых сигналов, допол нительный элемент И-НЕ 6, входы которого соединены с единичными выходами четных разрядных триггеров 1, единичные выходы нечетных разрядных триггеров 1 соединены с входами элемента И-НЕ 2, выход которого соединен с первым управляющим входом блока 3 формирования тактовых сигналов, второй управляющий вход которого соединен с выходом дополнительного элемента И-НЕ 6, а вход установки первого разрядного триггера - с установочным входом блока 3 формирования тактовых сигналов и входом 5 сброса распределителя. Инверсный выход каждого 1-ого разрядного триггера соединен с дополнительными входами сброса всех разрядных триггеров,начиная с 1+2-ого. Формирователь 3тактовых сигналов содержит триггер7, первый 8 и второй 9 инверторы,первый 10 и второй 11 элементы И,первый 12 и второй 13 элементы ИЛИНЕ, выходы которых соединены соответственно с первым и вторым выходами блока 3 формирования тактовых сигналов, вход которого соединен с первыми входами элементов И 10 и 11 и элементов ИЛИ-НЕ 12 и 13, вторые входы первого 12 и второго 13 элементов ИЛИ-НЕ соединены соответственно с инверсным и прямым выходамитриггера 7, входы установки и сбросакоторого соединены с выходами соответственно первого 10 и второго 11 элементов И, вторые входы которых соединены с выходами соответственно первого 8 и второго 9 инверторов, входы которых соединены с выходами соответственно второго 11 и первого 10 элементов И, третьи входы второго 11 и первого 10 элементов И соединены соответственно с первым и вторым управляющими входами блока 3 формирования тактовых сигналов, входустановки которого соединен с вспомогательным установочным входом триггера 7.Распределитель работает следующим, образом.При появлении единичного логического сигнала установки нуля.по входу 5 на нулевом выходе триггера 7 появляется единичный логический сигнал, который поступает на один из входов элемента ИЛИ-НЕ 13.Нулевой логический сигнал, появляющийся на выходе элемента ИЛИ-НЕ 13,поступает на нулевой вход первого разрядного триггера,разрешая тем самым единичному логическому сигналу установки нуля по входу 5 на установочном входе триггера перевести его в состояние логической единицы. Нулевой логический сигнал с единичного выхода триггера первого разряда переводит элемент И-НЕ 2 нечетных разрядов в состояние логической единицы, единичный логический сигнал с которого поступаетна одйя из входов элемента И 10 входа сброса триггера 7. На второй вход этого элемента поступает единичный логический сигнал, через инвертор 8 с выхода элемента И 11;При подаче тактового импульса на вход 4 единичный логический сигнал поступает на вход элемента И 11, Единичный логический сигнал с единич. ноговыхода триггера 1 поступает на вход элемента ИЛИ-НЕ 13, на второй вход которого поступает единичный логический сигнал с входа 4. Нулевой логический сигнал с выхода элемента ИЛИ-НЕ 13 поступает на входы сброса триггеров 1 четырех разрядов. На всех входах сброса триггера 1 вто. рого разряда присутствуют нулевые логические сигналы. Единичный логи-. ческий сигнал с выхода первого разряда переводит триггер 1 второго раз. ряда в единичное логическое состояние. Нулевой логический сигйал с единичного выхода триггера 1 второго разряда переводит элемент И-НЕ 2 в единичное логическое состояние. Единичный логический сигнал с выхода элемента И-НЕ 2 поступает на один из входов элемента и 10. по окончании действия первого тактового импульса на выходе элемента И 11 появляется нулевой логический сигнал, который, пройдя через инвертор 8, подготавливает элемент И 10 к включению в следующем такте. По окончании дей-. ствия тактового импульса единичный логический сигнал с выхода элемента ИЛИ-НЕ 12 сбрасывает триггер 1 первого разряда. С приходом второго тактового импульса на выходе элемента .И 10 единичного плеча Появляется единичный логический сигнал, который переключает триггер 7. Единичный логический сигнал с выхода триггера 7 поступает на вход элемента ИЛИНЕ 12,на второй вход которого поступает второй тактовый импульс. Нулевой логический сигнал с выхода элемента ИЛИ-НЕ 13 поступает на нулевые входы сброса триггеров 1 нечетных разрядов. На всех трех входах триггера сброса третьего разряда присутствуют нулевые логические сигналы, Единичный логический сигнал с выхода триггера 1 второго разряда переводиттриггер 1 третьего разряда в единичное состояние. По окончании действия второго тактового импульса единичный логический сигнал с выхода элемента ИЛИ-НЕ 12 сбрасывает триггер 1 второго разряда и т.д.При появлении единичного логического выходного сигнала на выходе последнего триггера 1 происходит подготовка к сбрасыванию триггера 1 первого разряда, Цикл повторяетсяФормула изобретения 1, Распределитель, содержащийразрядные триггеры, инверсный выветственнопервого и второго инверто ров, входы которых соединены с выходами соответственно второго иПервого .элементов И, третьи входы 60 65 второго и первого элементов И соедииены соответственно с первым и вторым управляющими входами блока формирования тактовых импульсов, вход установки которого соединен с вспоход каждого из которых соединен свходом установки следующего разрядного триггера, элемент И-НЕ иблок формирования тактовых сигналоввход которого соединен с тактовымвходом распределителя, вход сброса10 которого соединен с входами сбросавсех разрядных триггеров, кромепервого, первый выход блока формирования тактовых сигналов соединенс входами установки нуля нечетныхразрядных триггеров, входы установ 15 ки нуля четных разрядных триггеровсоединены с вторым выходом блокаформирования тактовых сигналов,о т л и ч а ю щ и й с я тем, что,сцелью повышения достоверности функционирования в него введен дополнительный элемент И-НЕ, входы которого соединены с единичнымивыходами четных разрядных триггеров,единичные выходы нечетных разрядныхтриггеров соединены с входами элемента И-НЕ,выход которого соединен спервым управляющим входом блока Формирования тактовых сигналов, второйуправляющий вход которого соединенс выходом дополнительного элементаИ-НЕ, а вход .установки первого раз.рядного триггера соединен с установочным входом блока формированиятактовых сигналов и входом сбросараспределителя, а инверсный выходЗ 5 каждого 1-ого разрядного триггерасоединен с дополнительными входамисброса всех разрядных триггеров,начиная с 1+2-ого,2. Распределитель по и. 1, о т -л и ч а ю щ и й с я тем, что Формирователь тактовых сигналов содержиттриггер, первый и второй инверторы,первый и второй элементы И и первый и второй элементы ИЛИ-НЕ, вы 45 ходы которых соединены соответственно с первым и вторым выходамиблока формирования тактовых сигналов, вход которого соединен с первыми входами элементов И и элементов ИЛИ-НЕ, вторые входы первого ивторого элементов ИЛИ-НЕ соединенасоответственно с инверсным и прямымвыходами триггера, входы установкии сброса которого соединены с выходами соответственно первого и55 второго элементов И, вторые входыкоторых соединены с выходами соот822368 могательным установочным входом триггера. Источники информации,принятые во внимание при экспертизеСоставитель О, СкворцовРедактор С. Тимохина Техред Т,Маточка рректор М. Коста Подпи лиал ППП Патент, г. Ужгород, ул, Проектная аказ 1893/83 ВНИИПИ по д 113035, Мж 988веннегетений5, Рау Государс лам изсб сква, Ж 1. Авторское свидетельство СССР В 350179, кл, Н 03 К 23/02, 1972,, 2. Авторское свидетельство СССР В 364109,кл. Н 03 К 23/02,1973 (прототип) . комитета СССРи открытий ская наб., д. 4/5