Интегрирующее устройство

Союз Советскнк Соцналнстнчесння Республнк(22) Заявлено 150179 . (21) 2714580/18-24с присоединением заявки Иф(23) Приоритет 0 06 О 7/18 Государственный комитет СССР но делам изобретений и открытийДата опубликования описания 150 З 81(71) Заявитель Ордена Ленина институт кибернетики 54) ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО м л Изобретение относится к автоматике и .может быть .использовано .в ре-.гулирующих и самонастраивающихся. устройствах, например, для управления технологическими процессами,Известны интегрирующие устройст"ва, выполненные на основе одного илидвух аналоговых запоминающих устройств (1).Недостатком последнего устройства являются ограниченные Функциональные возможности (устройство осуществляет только интегрирование)и большая сложность (каждое АЗУ представляет собой усилитель с резисторами и ключом, выпрямителем и запоминающим элементом на магнитномсердечнике),Наиболее близким к предлагаемомупо техническому решению являетсяинтегрирующее устройство, содержащее запоминающие блоки, переменныйвходной резистор, входной переключатель, переменный выходной резистор и выходной переключатель, Запоминающий блок состоит из усилителя.с резистором в цепи обратной связи,запоминающего элемента и переклю"чателя. Все ключи управляются отдатчика временных интервалов. Устройство реализует алгоритмЪ.,=К Х Х, К=сопят,т,е, осуществляет дискретное интегрирование (21,Недостатком данного устройстваявляются ограниченные функциональные воэможности,так как оно выполняет только дискретное интегрирование.Цель изобретения - расширениекласса решаемых задач за счет форирования пропорциональной составяющей.Указанная цель достигается тем,15 что в интегрирующее устройство, содержащее два операционных усилителя, инвертирующий вход первого изкоторых:соединен с замыкающим контактом первого переключателя, через20 первый масштабный резистор - с раз"мыкающим контактом второго переключателя и через первый запоминающийэлемент - с замыкающим контактомвторого переключателя, переключаю 25 щий контакт которого подключен квыходу первого операционного усилителя, размыкающийй контакт первогопереключателя соединен с инвертирующим входом второго операционного30 усилителя, подключенного через вто813454 10 40 рой масштабный резистор к замыкающему контакту третьего переключателя, размыкающий контакт которогоподключен через второй запоминающийэлемент к инвертирующему входу второго операционного усилителя, выходкоторого соединен с переключающимконтактом третьего переключателя,а переключающий контакт первого переключателя через первый переменныймасштабнЫй резистор подключен ковходу устройства, и датчик временных интервалов, подключенный к управляющим входам переключателей,дополнительно введены два переменных масштабных резистора,операционные усилители выполнены диффе ренциальными, причем их неинвертнрующие входы через соответственно второй и третий переменные масштабные резисторы соединены со входом устройства, а разьыкающий контакт второго переключателя и замыкающий контакт третьего переключателя подключены к выходу устройства,На чертеже представлена схема предлагаемого интегрирующего устройства,Устройство содержит запоминающиеблоки 1 и 2, переменные масштабные резисторы 3,4 и 5 и переключатель б,Запоминающий блок 1 состоит иэ дифференциального операционного усили- ЗОтеля 7 с масштабным резистором 8 вцепи обратной связи, запоминающегоэлемента 9 и переключателя 10,Запоминающий блок 2 состоит иэ дифференциального операционного усилителя З 5 11 с масштабным резистором 12 в цепиобратной связи, запоминающего элемента 13 и переключателя 14, Все переключатели управляются от датчика15 временных интервалов.Входом устройства является точкасоединения всех переменных резисторов, а выходом - точка соединениявыходов запоминающих блоков 1 и 2,Интегрирующее устройство работаетследующим образом,Переключающий контакт переключателя 10 находится в верхнем положении, а переключателей б и 14 - внижнем. При этом запоминающий блок1 находится в режиме считывания вы"ходного сигнала, а запоминающий блок2 - в режиме записи поступающих сигналов. Выходной сигнал У на выходе усилителя 7 представляет собойалгебраическую сумму текущего входного сигнала х(В), подаваемого черезпеременный резистор 3, и сигнала,записанного в запоминающий элемейт9 на предыдущем такте,В это же время на инвертирующийвход усилителя 11 подается входнойсигнал х(1), поступающий через пе"ременный резистор 4 и переключательб, и выходной сигнал У(1) - через. резистор 12, На неинвертирующийвход этого же усилителя подается через переменный резистор 5 входной сигнал х(1) .Предположим, в исходном состоянии в оба элемента памяти 9 и 13 записаны нули (Уе=О), На первом шаге с появлением входного сигнала ,Х (1) получим на выходе запоминающего блока 1 У (1) =КХ), где К,= - = -1 - .Вз ВЮВ запоминающий блок 2 в это времязаписывается токовый сигнал 1,1 =Х е -- Х,у -- Х(1)-д.д1 Вяю 1 Вз ВПо команде датчика 15 временных интервалов в режим записи переводится блок 1, а считывания - блок 2. Тогда на втором шаге на выходе запоминающего блока 2 получим .= Х,-Ва ( ---- -ф"В 1 1 В В ВУ В 4 В 1 Ва)Х,= К,Х(1)+КХ 1, где К= = Ви В 4ВВ 4Х - значение входного сигнала в конце первого шага, Знак минус перед.вторым слагаемым взят ввиду того, что записанный в запоминающий элемент сигнал в режиме считывания инвертируется.В это же время идет запись сигналов в запоминающий блок 1 1 аг =х -- х, (е) -- х (Ц1 ВйВз ВаВ1а ВВПосле команды датчика 15 сновазапоминающий блок 2 переводится врежим записи, а запоминающий блок1 - в режим считывания.Выходной сигнал на третьем шаге+ Кз К 1=.К 1 ХЗ ( ) +К (Х 1+Х 1)ВуВаи т.д,Предлагаемое устройство реализует алгоритм8-4Уи(1) =КХ(1) +КХ при 2=0,Как видно из формулы, первое слагаемое представляет собой пропорциональную составляющую текущего значения входного сигнала, Второе слагаемое есть сумма значений входныхсигналов на предыдущих ишагах,т.е. дискретный интеграл от входйого сигнала на этих шагах, Следовательно, устройство формирует сигнал но пропорционально-интегральному эакон 9.Настройка коэффициентов К 1 осуществляется резисторами 3 и 5, Карезистором 4. При К -0 (сопротивле"813454 ние резисторов 3 н 5 в 4 устройствоработает в режиме дискретного интегратора, При К -ф 0 (сопротивление4" о) устройство вырождается в линейное звено,Постоянная времени интегрированияопределяется величиной коэффициен- Зта К 1 и длительностью интервалаквантования. Она равна ГдТ/К,Таким образом, наличие дополнительных переменных резисторов, вы-полнение операционных усилителей 10дифференциальными и связь их неинвертирующих входов через переменные резисторы со входом устройства, а также соединение выходов запоминающих блоков с выходом устройства расширило его функциональныевозможности, Данное интегрирующееустройство формирует выходнойсигнал по ПИ-закону, причем. настройка коэффициентов К и Кз независима, 29В качестве запоминающих элементовв устройстве использовался электромагнитный модулятор света с фотоэлектрическим считыванием. Функцииэлемента памяти может выполнять лю" 2бой активный запоминающий элемент снепрерывным токовым выходом.Использование данного устройствадля управления технологическимипроцессами улучшает качество регулирования, так как наличие пропорциональной составляющей является эффективным способом управления. Формула изобретения Источники информации,принятые во внимание при экспертизе1, Розенблат М.А. Магнитные элементы автоматики и вычислительной4 О техники. М., Наукафе, 1974, с,607609,2. Авторское свидетельство СССРпо заявке В 2124758,кл.О 06 6 7/18,1975 (прототип)Интегрирующее устройство, содержащее два операционных усилителя, инвертирующий вход первого из которых соединен с эаьаякающим контактом первого переключателя, через первый масштабный резистор - с размыкающим контактом второго переключателя и через первый запоминающий элемент -с замыкающим контактом второго переключателя, переключающий контакткоторого подключен к выходу первого операционного усилителя, размыкающий контакт первого переключателя соединен с инвертирующим входомвторого операционного усилителя,подключенного через второймасштабный резистор к эаеыкающему контактутретьего переключателя, размыкающийконтакт которого подключен черезвторой запоминающий элемент к инвертирующему входу второго операционного усилителя, выход, которого соединен с переключающим контактомтретьего переключателя, а переключающий контакт первого переключателячерез первый переменный масштабныйрезистор подключен ко входу устройства, и датчик временных интервалов,подключенный к управляющим входам переключателей, о т л и ч а ю щ ее с я тем, что, с целью расширениякласса решаеэых задач за счет формирования пропорциональной составляющей, в него дополнительно введены два переменных масштабных резистора, операционные усилители выполнены дифференциальными, причемих неинвертнрующие входы через соответственно второй и третий переменные масштабные резисторы соединенысо входом устройства, а размыкающийконтакт второго переключателя и замыкающий контакт третьего переключателя подключены к выходу устрой"ства.813454 актор А.Н 75/63 Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и откритий 113035, Москва, Ж, Раушскаая наб д,4/5