Устройство для контроля дискретной аппаратуры

0 П И С А Н И Е792259ИЗОБРЕТЕН ИЯ Союз Советски кСоциалистическихРестгубликВеударстееииый кемитет СССР по деяам изобретеиий и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНОЙ АППАРАТУРЫ Изобретение относится к области вычисли тельной техники и может быть использовано для контроля и испытания дискретной аппаратуры, требующей для своего функциониро.вания управляющих воздействий, подаваемых в реальном масштабе времени, например, работающей в составе автоматизированной системы управления быстропротекающими технологическими процессами.Известно устройство для контроля дискретной аппаратуры, содержащее блок вэаимодейО ствия с оператором, блок отображения и регистрации, блок управления, солрягаемый с цифровой вычислительной машиной, и блокподключения к объекту контроля 111.5 Это устройство осуществляет контрольдискретной аппаратуры путем программированияцифровой вычислительной машины (ЦВМ)и выдачи управляющих и тестовых воздейст- двий на объект контроля через ее каналыввода-вывода, а также получением от контро.лируемой аппаратуры результатов контроля исравнением нх с эталонными значениями. 2Недостатком устройства является низкое быстродействие при выдаче управляющих и тестовых воздействий, обусловленное необходимостью обращештя программ контроля к таймерам и средствам прерываний программ ЦВМ для подачи асинхронных тестовых воздействий.Наиболее близким техническим решением к изобретению является устройство для контроля дискретной аппаратуры содержащее блок обмена, блок управления, блок отобра. жения и блок регистрации, причем первый, второй н третий выходы блока управления подключены к первому входу контролируемой аппаратуры, входу блока регистрации и входу блока отображения соответственно; первый вход - к выходу вычислителя через блок обмена, а второй - к выходу контролируемойаппаратуры 2. Недостатком известного устройства являет. ся использование режима разделения времени с обращением к аппарату прерываний и таймерам ЦВМ для организации асинхронной по. дачи тестовых воздействий через произвольно/снижает быстродействие устройства.Целью изобретения является повышениебыстродействия устройства.Поставленная цель достигается тем, что вустройство, содержащее блок обмена, блок управления, первый, второй и третий выходы которого подключены к первому входу контролируемой дискретной аппаратуры, входу блокарегистрации и входу блока отображения соответственно, первый вход через блок обменак выходу вычислителя, а второй вход - квыходу контролируемой дискретной аппаратуры,введены коммутатор, генератор импульсов,первый и второй элементы И, первый и второйсчетчики, первый и второй блоки сравнения,первая и вторая вентильные группы, первый,второй третий и четвертый блоки памяти, причем первые входы первого и второго блоков1памяти подключены через блок обмена к выходу вычислителя, первый блок памяти пер.вым выходом подключен через первую вентильную группу к первым входам соответственно третьего блока памяти и коммутатора,соединенного выходом со вторым входомконтролируемой дискретной аппаратуры; первый и третий блоки памяти вторыми выходамиподключены ко входам первого и второго элементов И соответственно, а третьими выходами - к первым входам соответственно перво.го и второго блоков сравнения, выходы которых подключены ко входам первой, второйвентильных групп и вторым входам первогои третьего блоков памяти соответственно, вторые входы - к выходам соответственно первого и второго счетчиков, входы которыхсоединены через первый и второй элементы Исоответственно с выходом генератора импульсов, а третий блок памяти первым выходомподключен через вторую вентильную группук первому входу четвертого и к второму входу второго блоков памяти, выходы которыхсоединены со вторым и третьим входамикоммутатора соответственно,Блок-схема устройства представлена на чертеже,Устройство содержит блок 1 обмена, блок 2управления, соединенный входом и выходомс объектом контроля 3, блок 4 регистрации,блок 5 отображения, причем вход блока 11обмена соединен с выходом вычислителя 6,коммутатор 7, генератор 8 импульсов, первый9 и второй 10 элементы И, первый 11 и второй 12 счетчики, первый 13 и второй 14 бло.ки сравнения, первая 15 и вторая 16 вентильные группы, первый 17, второй 18, третий 19и четвертый 20 блоки памяти, причем блоки7 -20 образуют программируемый синхрони.затор 21. 5 20 25 30 35 40 45 Блок 1 обмена предназначен для ввода из вычислителя 6 управляющей, адресной и тестовой информации, а также ввода в вычислитель 6 результатов контроля.Блок 2 управления предназначен для управ. ления обменом тестовой и управляющей инфор. мацией, а также информацией о результатахконтроля в процессе взаимодействия с контролируемой дискретной аппаратурой 3. Блок 4 регистрации предназначен для документирования результатов контроля и сообщеБлок 5 отображения предназначен для индикации результатов контроля и сигналов, со ответствующих отклонениям измеряемых параметров.Вычислитель 6 предназначен для автоматизированного управления контрольными опера.циями и для обработки результатов контроляпри большом объеме измерений.Коммутатор 7 предназначен для объединенияи перераспределения кодовой информации,поступающей от первого 17 и второго 18блоков оперативной памяти, и выдачи ее навход контролируемой аппаратуры 3.Генератор 8 импульсов предназначен дляуправления работой счетчиков 11, 12, поступ.ление сигналов на которые обеспечивают элементы И 9, 10.Блоки 13, 14 сравнения предназначеныдля сравнения кодов времени с выходов счет.чиков 11, 12 и с третьих выходов блоков 17,19 соответственно.Вентильные группы 15, 16 предназначеныдля выдачи кодов с первых выходов блоков17, 19 в моменты совпадения кодов в блоках 13, 14 соответственно,Первый блок 17 оперативной памяти пред.назначен для хранения и выдачи изменяемойот вычислителя 6 управляющей информации,осуществляющей включение в работу блока19 и передачу на контролируемую дискретную аппаратуру 3 через коммутатор 7 кодовадреса, команд и контрольных тестов,Второй блок 18 оперативной памяти предназначен для хранения изменяемых от циклак циклу контрольных тестов или команд управления и выдачи их под управлением отблока 19.Третий блок 19 полупостоянной намял предназначен для долговременного храненияи выдачи управляющей информации, осуществляющей считывание двоичных кодов из ячеек полупостоянной памяти четвертого блока20 и ячеек оперативной памяти блока 18 в заранее запрограммированные моменты времениотносительно появления команды на первомвходе блока 18.Программируемый синхронизатор 21 в целомпредназначен для предварительного запоминанияизменяемой от цикла к циклу контроль.информации и команд управления, постоянного хранения неизменной от шукла к циклу контрольной информации и команд управления, а также для выдачи тестов контроля и управляющей информации с высокой скоростью в за. ранее запрограммированные моменты времени на вход контролируемой дискретной аппаратуры 3,Устройство работает следующим образом.Вычислитель 6 подает в течение всего процесса контроля через блок 1 обмена и блок2 управления контрольную программу, включающую синхронные тестовые наборы, поступающие через равные интервалы времени на контролируемую дискретную аппаратуру 3.Перед началом работы вычислитель 6 вводит через блок 1 в блоки 17, 18 контрольную программу, включающую асинхронные тестовые наборы, подача которых должна производиться через неравные моменты времени.Двоиный код момента времени выдачи данного тестового набора записан в его разрядной сетке. Аналогичная контрольная программа, включающая необходимые при контроле константы и коды времени, вводится в блоки 19, 20.С приходом команды управления от вычислителя 6 через блок 1 обмена блок 17 вырабатывает импульс, по которому открывается первый элемент И 9 и синхроимпульсы от генератора 8 поступают на вход счет щка 11. В момент совпадения кодов времени, поступающих из блока 17 и от счетчика 11, первый , блок 13 сравнения кодов выдает на первую группу венпцтей 15 и на второй вход блока 17 импульсы, по которым блок 17 выдает содержимое ячейки оперативной памяти. В ре. зультате этого на вход блока 19 и на первый вход коммутатора 7 с выходов первой группы вентилей 15 поступают коды команд и тестов соответственно. При поступлении кода команды на блок 18 последний вырабатывает импульс, по которому открывается второй элемент И 10 и синхроимпульсы от генератора 8 поступают на вход второго счетчика 12. В моменты сов. падения кодов времени, поступающих пз блока 19 и от счетчика 12, второй блок 14 сравнения кодой выдает на вторую группу венти. лей 16 и на вход блока 19 импульсы, по ко. торым блок 19 выдает содержимое ячейки полупостоянной памяти. В результате с выхо. дов группы вентилей 16 поступают коды адре. сов ячеек на вход блока 20 и второй вход блока 21, соответствукнцих данной микрокоманде. С приходом кодов адресов осуществля. ется считывание содержимого соответствую. щих ячеек блоков 18, 20, в результатеСкорость выдачи команд управления и контрольных тестов с выхода программируемогосинхронизатора 21 зависит от быстродействиясчетчика 12, блока сравнения 14, а также отвремени считывания кодов из блоков оперативной 18 и полупостоянной 19, 20 памятии может быть получена сколь угодно большойв зависимости от характеристик применяемыхэлементов. При этом затраты времени на ор.ганизацню н обработку прерываний от таймеров ЦВМ существенно снижаются, так какпрограммы контроля вводят в блоки 17, 18операпгвной памяти предлагаемого устройствав виде больших массивов кодовых слов однократно в процессе контроля,Таким образом, применение третьего и чет.вертого блоков полупостоянной памяти 19,20 для хранения микрокоманд, первого и вто.рого счетчиков 11, 12 и блоков 13, 14 сравнения кодов позволяет повысить быстродействие устройства контроля дискретной аппара.туры. Кроме того, применение третьего 19четвертого 20 блоков полупостоянной памятидля хранения неизметюй от цикла к циклуконтрольной и управляницей ннформацюпозволяет вести обмен с вычислителем толькооперативно изменяющейся в процессе контро.ля информации, что сокращает объем и времяобмена. 5 о 15 20 25 ЭО 35 40 45 50 55 чего коды команд или тестов, неизменных во времени контроля (от блока 20) или изме няемых во времени (от блока 18), поступают на второй и третий входы коммутатора 7 и далее с его выхода на второй вход контролируемой дискретной аппаратуры 3.Окончание работы блока 19 производит команда, поступающая от блока 17 или форми. руемая самим блоком 19 в соответствии с реализованной микропрограммой. При этом блок 19 закрывает элемент И 10, в результате чего счетчик 12 переводится в нулевое состояние. После этого от блока 17 может , быть подана следующая команда по включению блока 19 в работу для выдачи следующей разновидности команд (кодов команд и тестов контроля) .Окончание работы программируемого синхронизатора 21 вызывает команда, поступаю. щая от вычислителя 6 через блок обмена 1 на вход блока 17 или формируется в блоке 17 в соответствии с окончанием программы контроля. При этом блок 17 закрывает элемент И 9, в результате чего счетчик 11 переводится в нулевое состояние. После этого в оперативную память блоков 17, 18 от вычис лителя 6 может быть записана новая программа контроля, использующая друтие разновидности микропрограмм блока 19.792259 7Формула изобретения Устройство для контроля дискретной аппаратуры, содержащее блок обмена, блок управления, первый, второй и третий вььходы которого подключены к первому входу контро. лируемой дискретной аппаратуры, входублока регистрации и входу блока отображения соответственно, первый вход блока обмена - к выходу вычислителя, а второй вход - к выходу контролируемой дискретной аппаратуры, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены коммутатор, генератор импульсов, первый и второй элементы И, первый и второй счетчики, первый и второй блоки сравнения, первая и вторая вентильные группы, первый, второй, третий и четвертый блоки памяти, причем первые входы первого и второго блоков памяти подключены через блок обмена к выходу вычислителя, первый блок памяти первым выходом подключен через первую вентильную группу к первым входам соотвез . ственно третьего блока памяти и коммутатора, соединенного выходом со вторым входом 8контролируемой дискретной аппаратуры; лер.вый и третий блоки памяти вторыми выходами подключены ко входам первого и второгоэлементов И соответственно, а третьими выходами - к первым входам соответственнопервого и второго блоков сравнения, выходыкоторых подключены ко входам первой, второй вентильных групп и вторым входам пер.вого и третьего блоков памяти соответственно,вторые входы - к выходам соответственнопервого и второго счетчиков, входы которыхсоединены через первый и второй элементы Исоответственно с выходом генератора импульсов, а третий блок памяти первым входомподключен через вторую вентильную группук первому входу четвертого и к второму входу второго блока памяти, выходы которыхсоединены со вторым и третьим входами коммутатора соответственно.Источники информации,принятые во внимание при экспертизе1, Патент Японии У 50 - 16618,кл 97 (7) 6 1, опубл. 1975.2. Авторское свидетельство СССР И 498619,кл, 6 06 Е 11/00, опубл, 1976.