Делитель частоты импульсов на 10

6943 4 3 74ные триггеры и элементы И - НГвведен допол-,нительный элемент И-НЕ, выход которогосоединен с единичным входом первого комму.тацибйного триггера, при этом нулевой выходтретьего коммутационного триггера подклю.чен к первому входу дополнительного элемента И - НЕ, а единичный выход - к нулевым входам первого коммутационного триггера, первого и третьего триггеров памяти,к четвертому входу первого элемента И - НЕ,к третьему входу второго элемента И - НЕ ик нулевому входу четвертого триггера памя.ти, нулевой выход которого соадинен с нулевьм входомтретьего коммутационного триггера, единичный выход первого коммутацион.ного триггера подключен к единичным вхо.дам третьего коммутационного триггера и чет.вертого триггера памяти и ко второму входудополнительного элемента И - НЕ, нулевой вы.ход первого коммутационного триггера - кединичному входу третьего коммутационноготриггера, а выход второго элемента И - НЕсоединен с единичным входом третьего коммутационного триггера, причем единичный входпервого коммутационного триггера, нулевойвход второго коммутационного триггера, единичный вход третьего коммутационного триггера, пятый вход первого элемента И - НЕ итретий вход третьего элемента И - НЕ подключены к входной шине.На чертеже представлена структурная электрическая схема делителя частоты импульсов на 10.Устройство содержит элементы И - НЕ 1 - 8,попарно образующие первый, второй, третий"и четвертый триггеры памяти, элементы И - НЕ9 - 14, попарно образующие первый, второйтретий коммутационные триггеры, элементыИ - НЕ 15 - 18, шину 19 входных импульсов,шину 20 выходных импульсов.Устройство работает следующим образом.В исходном состоянии все триггеры памятинаходятся в нулевом состоянии, а входнойсигнал, поступающий на шину 19, отсутствует(равен логическому нулю). В этом случаена выходах элементов И - НЕ 1, 3, 5, 7, 10,11, 12, 14, 15, 17, 18 будет сигнал, равныйлогической единице на выходах остальныхэлементов И - НЕ будет сигнал, равньй логическому нулю, С приходом первого входногоимпульса открывается элемент И - НЕ 11, и наего выходе появляется сигнал, равный. логическому нулю, который устанавливает первый тритгер памяти в единичное состояние,Наличие связи с выхода элемента И - НЕ 11 навход элемента И - НЕ 12 препятствует появле.нию на выходе элемента И - НЕ 12 сигнала,равного логическому нулю в момент действиявходного импульса. После окончания действия" входного импульса на выходе элемен 5 10 15 20 25 зо 35 40 45 50 55 та И - НЕ 12 появляется сигнал, равный ло.гическому нулю, а на выходе элемента ИНЕ9 - сигнал, равный логической единице. По.этому с приходом второго входного импульсалогический нуль появляется на выходе элементаИ - НЕ 15, который устанавливает второй триг.гер памяти в единичное состояние, а первыйтриггер памяти - в нулевое состояние, Нали.чие связей с выхода элемента И - НЕ 15 навходы элементов И - НЕ 9 и 17 препятствуетпоявлению на выходах этих элементов сигнала,равного логическому нулю, в момент действиявходного импульса. После окончания действиявторого входного импульса на выходе элементаИ - НЕ 9 появляется сигнал, равный логическому нулю, поэтому с приходом третьего вход.ного импульса логический нуль появляется навыходе элемента И - НЕ 17, устанавливая третийтриггер памяти в единичное состояние. Сигнал,равный логическому нулю, с нулевого выходатретьего триггера памяти (элемент И - НЕ 5)устанавливает в нулевое состояние второй триггер памяти. Наличие связей с выхода элементаИ - НЕ 17 на входы элементов И - НЕ 4, 11препятствует появлению на выходах этих элементов логического нуля в момент действиявходного сигнала. С приходом четвертого входного импульса открывается элемент И - НЕ 11,устанавливая первый триггер памяти в еди.ничное состояние. После окончания действиявходного импульса подготовленным к сраба.тыванию оказывается элемент И - НЕ 10, поскольку на выходах элементов И - НЕ 9, 16логическая единица, Следовательно, с приходомпятого входного импульса на выходе элементаИ - НЕ 10 появляется сигнал, равный логическому нулю, который устанавливает первыйи третий триггеры памяти в нулевое состояние,а четвертый триггер памяти - в единичное состояние. Аналогично с приходом шестого входного импульса первый триггер памяти устанав.лнвается в единичное состояние, с приходомседьмого входного импульса второй триггерпамяти устанавливается в единичное состояние,а первый триггер памяти - в нулевое состоя.ние. С приходом восьмого входного импульсатретий триггер памяти устанавливается в единичное состояние, а второй триггер памяти - внулевое состояние. С приходом девятого входного импульса первый триггер памяти сноваустанавливается в единичное состояние. Послеокончания действия входного импульса подготовленным к срабатыванию оказываетсяэлемент И-НЕ 14, поэтому с приходом десятого импульса на выходе элемента И - НЕ 14появляется сигнал, равный логическому нулю,который поступает на шину 20 возвращаетсхему в исходное состояние, устанавливаятриггеры памяти в нулевое состояние.746943 6 осушествляется 1 ти, к единичному входу второго триттера пасмены .остоя- мяти и к второму входу третьего элементаИ - НЕ, выход второго элемента И - НЕ соеди.нен с единичным входом первого коммута.ционного триггера, а выход третьего элементаИ-НЕ - с нулевым входом второго коммутационного триггера и с единичными входамивторого и третьего триггеров памяти, о т л ич а ю ш и й с я тем, что, с целью повыше.1 о ния надежности устройства в работе, в неговведен дополнительный элемент И - НЕ, выход которого соединен с единичным входомпервого коммутационного триггера, при этомнулевой выход третьего коммутационного1 ч триггера подключен к первому входу дополнительного элемента И - НЕ, а единичный Таким образом, в делителеследующая последовательностьний. 0 00001 00012 00103 01004 01015 10006 10017 10108 11009 0110 0000На десять входных импульсов схема выдает один выходной импульс, т.е. осушествлягется деление на 10. Формула изобретения Делитель частоты импульсов на О, содержащий триггеры памяти, коммутационные триг. геры и элементы И - НЕ, причем нулевой выход первого коммутационного триггера соединен с первым входом первого элемента И - НЕ, а одиночный выход - с нулевыми входами первого триггера памяти, второго и третьего коммутационных триггеров и с первым входом второго элемента И - НЕ, единичный выход второго коммутационного триггера подключен к нулевому входу первого коммутационного триггера, а нулевой выход - к единичному входу первого триггера памяти, единичный выход которого соединен с единичным входом второго коммутационного тригера, нулевой выход второго триггера памяти подключен к нулевому входу второго коммутационного триггера, а единичный выход - к первому входу третьего элемента И - НЕ, нулевой вы. ход третьего триггера памяти соединен со вторым входом второго элемента И - НЕ, с нулевым входом второго триггера памяти и с тре. тьим входом первого элемента И - НЕ, выход которого подключен к нулевым входам первого коммутационного триггера и триггера цамявыход - к нулевым входам первого коммутационного триггера, первого и третьего триггеров памяти, к четвертому входу первого20 элемента И - НЕ, к третьему входу второгоэлемента И - НЕ и к нулевому входу четвер.того триггера памяти, нулевой выход которого соединен с нулевым входом третьего коммутационного триггера, единичный выход пер.25 вого коммутационного триггера подключенк единичным входам третьего коммутационного триггера и четвертого триггера памяти ик второму входу дополнительного элемента. И - НЕ, нулевой выход первого коммутацион 30 ного триггера - к единичному входу третье.го коммутационного триггера, а выход второго элемента И - НЕ соединен с единичнымвходом третьего коммутационного триггера,причем единичный вход первого коммутационЗ 5 ного триггера, нулевой вход второго коммута.ционного триггера, единичный вход третьегокоммутационного триггера, пятый вход первого элемента И - НЕ и третий вход третьегоэлемента И - НЕ подключены к входной шине,4 О Источники информации,принятые во внимание при экспертнве1. Авторское свидетельство ГССР У 382241,кл, Н 03 К 23/02, 1970.2, Авторское свидетельство СССР К 506131,4 кл. Н 03 К 23/02, 1974,3. Авторское свидетельство СССР К 558405,кл. Н ОЗ.К 23/02, 1976 (прототип).746943 Составитель В. ГлатманТехред Н. Бабурка Корректор В. Синицк Загребельная дакт Т ЦНИИПИ Государственн по делам изобретен 3035, Москва, Ж - 35, РЗаказ 3975/53 ПодписноеР аж 995о комитета Си открытийушская наб., д филиал ППП "Патент", г. Ужгород, ул. Проект