Устройство для передачи и приема дискретных сигналов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оо 746668(22) Заявлено 130278 (21) 2581947/18-24 С 08 С 19/28 с присоединением заявки М 9 Государственный комитет СССР по деяви изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕИА ДИСКРЕТНЫХ СИГНАЛОВ1Изобретение относится к технике передачи дискретных сигналов, предназначено для повышения достоверности передачи дискретной информации по дуплексным каналам .связи в условиях воздействия помех.По основному авт, свид. 9557403 .известно устройство для передачи и приема дискретных сигналов, содержащее переключатель, первый вход кото рого подключен к первому входу устройства,выход соединен с входом кодирующего блока и входом первого накопителя - повторителя, выход которого подключен ко второму входу 15 персключателя, первый выход кодирую- щего блока соединен с входом первого блока сложения, выход которого подключен к первому выходу устройства, ,второй вход кодирующего блока соеди нен с входом первого элемента задержки, второй вход устройства подключен к первому входу второго блока. сложения и к входу декодирующего блока, первый выход которого соединен с первым входом второго накопителя - повторителя, второй выход - с вторым входом второго блока сложения и через второй элемент задержки - с вторым входом первого блока сложения, 30 третий выход - с первым входом и выходом элемента памяти и входом счетчика, первый выход которого соединен с вторым входом элемента памяти, второй выход - с вторым входом второго накопителя-повторителя, выход которого подключен к второму выходу устройства, а третий выход счетчика соединен с третьим входом переключателя, первые входы каждого блока сравнения подключены к соответствующим выходам первого элемента задержки, вторые входы объединены и соединены с выходом второго блока сложения, выход каждого блока сравнения подключен к входу соответствующего регистра и к первому входу соответствующего элемента управления, выход каждого регистра соединен с входами блоков памяти, выход каждого блока памяти подключен к второму входу соответствующего элемента управления, выходы элементов управления объединены и соединены с третьим выходом декодирующего блока 1)Устройство обладает недостаточно высокой надежностью и осуществляет помехозащищенную передачу и прием дискретных сигналов лишь при условии согласования величины задержки сигналов в первом элементе задержки с величиной аппаратурных-и канальных запаздываний в прохождении сигналовпо прямому и обратному каналам связи.Целью изобретения является повышение надежности устройства."Поставленная цель достигается тем,что в устройство, введены элемент ИЛИ, элементы И, триггер, хронизатор передачи и хронизатор приема, вход которого соединен с канальным входом устройства, первый и второй выходы хронизатора приема соединены соответственно с первыми входами первоговторого элементов Ии третьего-четвертого элементов И, первый выход хронизатора передачи соединен с вторы" ми входами второго и четвертого элементов И, выходы которых соединены с входами триггера, выходы триггера подключены к вторым входам первого и третьего элементов И, выходы которых соединены с входами элемента ИЛИ,первый и второй элементы задержки выполнены в виде последовательно соединенных входного регистра, блока элементов И и выходного регистра, входы входных регистров соединены с входами элементов задержки, выходы выходных регистров подключены к выходам элементов задержки, управляющие входы блока элементов И подключены к выходу элемента ИЛИ, тактовые входы входного регистра первого элемента задержки и выходного регистра второго элемента задержки соединены с вторым выходом хронизатора передачи, тактовые входы выходного регистра перного элемента задержки и входного регистра второго элемента задержки соединены с третьим выходом хронизатора приема. На чертеже изображено предлагаемое устройство.Устройство содержит переключатель 1, первый накопитель-повторитель 2, кодирующий блок 3, первый блок 4 сложения, второй элемент задержки 5, счетчик 6, второй накопитель- повторитель 7, элемент 8 памяти, декодирующий блок 9, первый элемент10 задержки, второй блок 11 сложения, блоки 12-14 сравнения, регистры 15-17блоки 18-20 памяти, элементы 21-23управления; элемент 5 задержки состоит из входного регистра 24, блокаэлементов И 25, выходного. регистра26 элемент 10 задержки состоит извыходного регистра 27, блока элементов И 28, входного регистра 29. Всостав устройства также входят первый элемент И 30, второй элементИ 31, элемент ИЛИ 32, триггер 33,третий элемент И 34, четвертый элемент И 35, хронизатор 36 приема ихронйзатор 37 передачи,Устройство работает следующим образом,По сигналам, поступающим с канального входа 2, хронизатор 36 приема определяет границы кодовых комбинаций на приеме и за каждую кодовуюкомбинацию выдает: по третьему выходу - последовательность импульсовтактовой частоты для продвиженияпроверочных символов во входном регистре 24 второго элемента задержки5 и выходном регистре 27 первогоэлемента задержки 10, по первомуи второму выходам - управляющие сигналы с циклоной частотой, которыесдвинуты по отношению друг к другуна время, не меньшее времени выводапроверочных символов из декодирующе го блока 9, и не совпадающие с моментом их нывода.Хронизатор 37 передачи определяетграницы кодовых комбинаций на пере"дачи и за каждую кодовую комбинациювыдает: со второго выхода - последовательностьтактовых импульсов для продвижения проверочных .символов во входном регистре 29 первого элементазадержки 10 и выходном регистре 26второго элемента задержки 5, с первого ныхода - управляющий сигнал, перекрывающий по длительности последовательность тактовых импульсов со второго выхода хронизатора передачи.На выходах четвертого элементаИ 35 и второго элемента И 31 сигналпоявляется в случае совпадения управляющего сигнала с хронизатора передачи, поступаюшего на их вторые входы, и соответствующих управляющих сигналов с хронизатора приема, поступающих на их первые входы.Выходные сигналы элементов И 31и 35 управляют триггером 33, выходы которого подключены к первому элементу И 30 и третьему элементу И 34 таким образом, что при наличии сигнала на выходе элемента И 35 разреша-, ющий сигнал с триггера поступает на вход 2 элемента И 30, а при наличии сигнала на выходе элемента И 31 - разрешающий сигнал поступит на вход 2 третьего элемента И 34.В результате этого на выходе одного из элементов И 34 или 30 будет присутствовать сигнал, совпадающий с тем из двум управляющих сигналовхронизатора приема, который в данныймомент не совпадает с управляющимсигналом хронизатора передачи. Черезэлемент ИЛИ 32 этот сигнал поступаетна вторые входы блоков элементов И первого и второго элементов задержки, т,е. на управляющие входы блоков элементов И будет поступать сигнал на каждую кодовую комбинацию, не совпадающий с моментами поступления проверочных символов как с кодирующего, так и с декодирующего блоков.На параллельные входы блоков Ипериодически поступают проверочные символы с входных регистров, соответт746668 ственно первого и второго элементовзадержки.Смена проверочных символов во входных регистрах происходит, соответственно в первом элементе эацержки - вмоменты поступления проверочных символов с кодирующего узла, во второмэлементе задержки - в моменты выводапроверочных символов из декодирующегоустройства.Между моментами ввода и выводапроверочные символы хранятся во входных регистрах и происходит их перезапись в выходные регистры.Вывод проверочных символов из выходного регистра 26 второго элементазадержки происходит в моменты выводапроверочных символов из кодирующегоблока Э.Вывод проверочных символов извыходного регистра 27 первого элемента задержки происходит в моменты 20поступления проверочных символов издекОдирующего блока 9.При смещении выходных сигналовхронизаторов приема и передачи друготносительно друга сигнал хронизатора приема, по которому осуществляется перезапись проверочных символов,входит в зону управляющего сигналахронизатора передачи, при этом происходит срабатывание триггера и пере- З 0запись контрольных символов будетосуществляться другим сигналом хронизатора приема.,В этом случае возможно изменениевременных отношений в пределах после- З 5довательности кодовых комбинаций ибудет подключен другой отвод первогоэлемента задержки.Пусть, например, в устройстве исользуется код (и,к) с длиной кодоой комбинации п двоичных символовпри и-к проверочных символах. Притаком коде основное устройство будетиметь большую нерабочую зону, которая составляет +Оот длительностицикла.45В предлагаемом устройстве нерабочая, зона в фазовом состоянии междуциклами передачи исключена, а переключение емкости элементов задержкииз-за изменения Фазового .состояния 50между циклами передачи и приема,приводящее к переводу устройства врежим запроса, определяемое относительной величиной стабильности задающих генераторов и запаздывания сиг налов связи, будет происходить достаточно редко.Таким образом, в предлагаемом устройстве значительно реже появляется необходимость перевода устройства в режим запроса при определенных Фазовых соотношениях между циклами передачи и приема и тем самым повышена надежность связи. Формула изобретения Устройство для передачи и приема дискретных сигналов по авт. свид, 9557403, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены элемент ИЛИ, элементы И, триггер, хронизатор передачи .и хронизатор лриема, вход которого соединен с канальным входом устройства, первый и второй выходы хронизатора приема соединены соответственно с первыми входами первого-второго элементов И и третьего-четвертого элементов И, первый выход хронизатора передачи соединен с вторыми входами второго и четвертого элементов И, выходы которых соединены с входами триггера, выходы триггера подключены к вторым входам первого и третьего элементов И, выходы которых соединены с входами элемента ИЛИ, первый и второй элементы задержки выполнены в виде последовательно соединенных входного регистра, блока элементов И и выходного регистра, входы входных регистров соединенй с входами элементов задержки, выходы выходных регистров . подключены к выходам элементов задержки, управляющие входы блока элементов И подключены к выходу элемента ИЛИ, тактовые входы входного регистра первого элемента задержки и выходного регистра второго элемента задержки соединены с вторым выхо" дом хронизатора передачи, тактовые входы выходного регистра первого элемента задержки и входного регистра второго элемента задержки соединены с третьим выходом хронизатора приема. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9557403, кл. 6 08 С 19/28, 13.10.75Сост Техр еювюащ Тиражрственнообретени35, Рауш н Госуда елам иэ ква, Ж тная,г. Ужгород, ул. Редактор П.Петров акаэ 3956/43 ЦНИИП по 113035 р МФилиал ППП "Пате тель В.КузнецовМ, Кузьма Корректор М,Вигул В 2 По комитета СССР и открытий кая наб., д. 4