Рекуррентный вычислитель оценки математического ожидания

ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ Союз СоветскнкСеоцналнстнческнкРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ) Дополнительное к авт, свил-ву2) Заявлено 20.03.78 (21) 2591712/18-24 с присоелинением заявкиделам изобретении атнрытии Авторобретени. А. Добрыден Харьковский инжен троительный инс 71) Заявите(54) РЕКУРРЕНТНЬ 1 Й ВЬЕЧИСЛИТЕЛЬ ОЦ МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ 1 К Изобретен елькой техник, может быть статистическ использоваго аналитекущ оцессов.тройство для о жидания 111, тй алгоритм, с й преобразоваматор-вычитат реверсивный с за случайных пр Известно ус тематического щее рекуррентн аналого-цифров управления, сум гистр, триггер вычитатель.ценки ма- реализую- одержащее 5 тель, блокель, речетчик,Существенным недостатком устрой-. ства является его сложность.Наиболее близким по технической реализации является вычислитель оценки15 математического ожидания Я, содержащий счетчик, генератор импульсон, триггер, элемент задержки, управляемый делитель частоты, первый выход которого подключен к счетному входу реверсивного счетчика, блок сравнения.Недостатки прототипа заключаются в малой скорости сходимости, что обусловлено свойствами реализуемого им алгоритма вычисления среднего, и; как следствие, - в малой точности оценки,Цель изобретения состоит в ускорении сходимости и повышении точности оценки математического ожидания.С этой целью в вычислитель для оценки математического ожидания введены регистр, ключи, блок управления и время-импульсный преобразователь.Первый выход; блока управления подключен к управляющему входу время- импульсного преобразователя, итерормационный вход которого является входом вычислителя, выход время-импульсного преобразователя соединен со входом установки в нуль триггера, нулевой выход которого подключен к управляющему входу первого ключа, информапионный вход которого объединен с информационным входом второго ключа и соединен с выходом генератора импульсов; выход первого ключа подключен ко входу установки в единицу триггера и к первому входу блока управления, второй выход3 746которого соединен с управляющим входомвторого ключа, выход которого соединенс управляющим входом блока сравнения и"через элемент задержки - со счетнымивходами управляемого делителя частотыи счетчика, выходы которого подключенык первой группе информационных входовблока сравнения; вторая группа ин. формационных входов блока сравнения соединена с соответствующими выходами регистра, вход установкив нуль которого соединен со входомустановки в нуль счетчика и с третьимвыходом блока управления, четвертыйвыход которого соединен с управляющи"-ми входами регистра и ущивляемого делителя частоты, первый выход которогосоединен со счетным входом реверсивного счетчика. Входы "сложение и вычитание" реверсивного счетчика подключены соответственно к пятому и шестому выходам блока управления, третийвход которого соединен со вторым выходом управляемого делителя частоты, аинформационные входы регистра подключены к соответствующим выходам реверсивного счетчика.Структурны электрическая схема вычйслителя представлена на чертеже.Вычислитель содержит время-импульсный преобразователь 1, блок 2 управления, управляемый делитель частотй 3,реверсивный счетчик 4, регистр 5, блок 6сравнения, счетчик 7, ключи 8, 9, элемент задержки 10, триггер 11, генера,тор импульсов 12.Вычислитель реализует следующий рекуррентный алгоритм оценки математического ожидания:-б + Ы Х-Вь- г Ю, о о-Перед началом работы реверсивныйсчетчик 4, регистр 5 и счетчик 7установлены в нуль, триггер 11 - вединицу, а блок управления 2 - в исходное состояние; коэффициент деленияупревлщмого делителя частоты 3 равенединице.Реверсивный счетчик 4 служит для фоРмиРования "величины 3 регистр -для хранения величины 3После запуска блока управления 2 онюьаул сбй" СйефйЖо выхбда запускаетвремя-импульсный преобразователь 1, а10 20 30 40 50 55 48 фтакже открывает ключ 9; Первый же импульс с ключа проходит через блок сравнения 6 на второй вход блока управления 2, в результате чего реверсивный счетчик 4 устанавливается в режим сложения. Спустя время т, пропорцио 1 нальное величине х, на выходе время-импульсного преобразователя 1 появляется импульс, опрокидывающий в нуль триггер 1 1. Очередной импульс с . генератора импульсов 12 проходит через открывшийся ключ.8 на первый вход блока управления 2, а также возвращает триггер 11 в единичное состояние. Блок управления 2 закрывает ключ 9 и отключает реверсивный счетчик 4, на котором, как и на счетчике. 7, будет зафиксировано число,. представляющее в некотороммасштабе величину В= хПосле этого импульс с третьего выхода блока управления возвращает счетчик 7 и регистр 5 в нулевое состояние,а импульс с четвертого выхода передает содержимое реверсивного счетчика 4 врегистр 5 и, кроме того, увеличивает на единицу коэффициент деления управляемого делителя частоты 3, Так осуществляется первая итерация.Импульс блока управления начинаетвыполнение очередной итерации, в процессе которой возможны случаих у 9, и х 6.В первом случае по достйжении равенства х- ,Ъвозникает импульсна втором входе блока управления 2;с этого момента и до появления импульса на первом входе блока управления реверсивный счетчик 4 складывает импульсы, поступающие на его счетныйвход с управляемого делителя частоты3, число этих импульсов равно,5+ Х - ) /2.Во втором случае после появления импульса на первом входе блок управления устанавливает реверсивный счетчик 4 в режим вычитания; ключ 9 продолжает оставаться открытым, и на счетчик 7 продолжают поступать импульсы, пока их число не достигает зафиксированного на регистре значения 5. После этого блок сравнения 6 пропускает импульс на второй вход блока управления,дальнейшие действия которого идентичны описанным в предыдущем случае. Таким образом, в течение времени, пропорцио5 7465нального величине (х - 5 )импульсы с управляемого делителя частоты 3поступают на вычитающий вход реверсивного счетчика 4, в результате чегоего содержимое, передаваемое затем врегистр 5, составляетс,-( Э -х ) /2= ЭВ дальнейшем описанная последовательность действий циклически повто-ряется, отличие очередного цикла от 10предыдущего состоит в том, что коэффициент деления управляемого делителячастоты на единицу больше.Когда этот коэффициент достигаетзаданного значения, появляется единичный 15потенциал на втором выходе управляемого делителя частоты, соединенного стретьим входом блока управления 2.Этот потенциал запрещает появление очередного импульса на выходе блока управления, прекращая работу схемы и включая, при необходимости, соответствующуюиндикацию,Выходом схемы может служить выходрегистра 5 либо выход реверсивного счет чика 4.Обеспечиваемое вычислителем повышениескорости сходимости и точности оценки,а также его простота позволяют повысить эффективность функционирования З 0систем, управление которыми требуетопределения текущего значения математического ожидания процессов в системе. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР428388, кл,406 Р 15/36, 1972. 2, Авторское свидетельство СССР485455, кл. С 06 Р 15/36, 1974Формула изобретения Рекуррентный вычислитель оценки математического ожидания, содержащий счетчик, генератор импульсов, триггер, 40 элемент задержки, управляемый делитель частоты, первый выход которого нодключен к счетному входу реверсивного счетчика, блок сравнения, о т л и ч а ющ и й с я тем, что, с целью повышения 45 точности оценки математического ожидания, в него введены регистр, ключи, блок управления и время-импульсный преобразователь, при этом первый выход 48 6блока управления подключен к управляющему входу время-импульсного преобразователя, информационный вход которогоявляется входом вычислителя, выходвремя-импульсного преобразователя соединен со входом установки в нуль триг-гера, нулевой выход которого подключенк управляющему входу первого ключа,информационный вход которогообъеди- .нен с информационным входом второгоключа и соединен с выходом генератораимпульсов, выход первого ключа подключен ко входу установки в единицу триггера и к первому входу блока управления, второй выход которого соединен суправляющим входом второго ключа,выход которого соединен с управлякоцимвходом блока сравнения и через элементзадержки - со счетными входами управляемого делителя частоты и счетчика,выходы которого подключены к первойгруппе информационных входов блокасравнения, вторая группа информационныхвходов которого соединена с соответствующими выходами регистра, вход установки в нуль которого соединен со входом установки в нуль счетчика и с третьим выходом блока управления, четвертый выход которого соединен с управляющими входами регистра и управляемогоделителя частоты, первый выход которого соединен со счетным входом реверсивного счетчика, входы сложение и"вычитание" реверсивного счетчика . подключены соответственно к пятому и шестому выходам блока управления, третийвход .которого соединен со вторым выходом управляемото делителя частоты,а информационные входы регистра подключенык соответствующим выходам реверсивногосчетчика.746548 Составитель Л. Григорьян-ЧтендВ. Федотов Техред Л. Теслюк Корректор В Тираж 751ИПИ Государственного компо делам изобретений и оМосква, Ж, Раушская н илиал ППП "Патент", г. Ужгород, ул, Проектная, 4 3949/39 ЦНИ 1 113035, Подписноеитета СССРткрытийаб., д. 4/5