Дешифратор оперативного запоминающего устройства

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Соцмалмстмчесюа РеспубликГосударственное комитет Совета Ииннотроо СССР оо делам иэобретеннй и отнрмтий325,53 та опубликования описания 20,04.78 72) Автор изобретения.А,Иса Заявител 54) ДЕШ ОР ОПЕРАТИВНОГО ЗАПОМИНАЮУСТРОЙСТВА вычислительной (тех я использоваиия р ющем устройстве.Известны дешифраторы оперативного за поминающего устройства, один из которых содержит координатные шины и числовые линейки, подсоединенные одним концом к горизонтальным координатным шинам, другим - к аноду и катоду соединенных попар О ио диодов, катоды которых подсоединены к первым,а аноды - ко вторым вертикальным координатным шинам Щ Этот дешифратор характеризуется сложностью схемы. Иэ известных дешифраторов наиболее близким 15 к изобретению по технической сущности является дешифратор оперативного запоминаю щего устройства, защищенный ооиоввым авторским свидетельством491210 содержащий координатные шины первые транзи сторные ключи, соединенные коллекторами с первыми вертикальными координатными шинами, вторые транзисторные ключи, подключенные амиттерами к одному полюсу источника питания, а коллекторами - к на-; 25 Изобретение относится к нике и предназначено дл в опе ативном запомина чалу первой и концу второй обмоток соответствующих трансформаторов, другие концы и начала которых подсоединены черездиодь 1, соответственно, к стабилизаторамтока, дополнительные транзисторные ключи,коллекторы которых подключены ко вторымвертикальным координатным шинам, амиттеры - к амиттерам соответствующих первых транзисторных ключей а базы - к шине нулевого потенциала, горизонтальныекоординатные шины соединены с концамитретьих обмоток трансформаторов, началакоторых соединены с катодами первых дополнительных диодов, аноды которых нодключены к шине нулевого потенцила, и санодами вторых дополнительных диодов, катоды всех вторых дополнительных диодовсоединены с анодами всех третьих дополнительных диодов, катоды которых подключены к коллекторам соответствующих первых транзисторных ключей 2 . Однакопри большом объеме запоминающего устройства требуется большое количество ключейи трансформаторов, Количество элементовможно существенно уменьшить, более полноиспользуя преимушества трансФорматоров, позволяющих коммутацией вторичных обмоток ь двух сторон вводить третью ступень дешифрации.Описываемый дешифратор является развитием извес гного защищенного основным авторским свидетельством М 49123.0, и отличается от него тем, чт он содержит четвертые дополнительные диоды, дополнительный трасформатор, третьи и четвертыз О ;транзисторные ключи и дополнительные обмотки трвезформаторов, концы которых подключены соответственно к горизонтальным координатным шинам, а начало каждой дополнительной обмотки трансформатора сое дииено с катодом одного из первых и анодом одного из вторых дополнительных диодов, аноды и катоды которых подключены соответственно к коллекторам третьего и четвертого транзисторых ключей адни концы 20 первой и второй обмоток дополнительного .трансформатора соединены с выходамк стабилизаторов тока, другие - с анодами диодов; средняя точка третьей. обмотки дополнитель ного трансформатора соединена с шиной ну- ф левого потенциала концы, с оответственно Ф, аиодами третьих дополнитщьных диодов. и анодами четвертых дополнительных диодов, катоды которых подключены к кОллекторам четвертых транзисторных ключей,. эмиттеры30 четвертых транзисторных ключей соединены с эмиттерами третьих транзисторных ключей, базы которых подключены к шине нуле вого потенциала, Это упрощает его схему и повышает надежность.. 35На чертеже приведена. схема описывае-мого дешифратора.Числовые линейки 1, горизонтальные координатные шины 2, диоды 3. и 4, первые40 8 и вторые 6 вертикальные координатные шины, первые транзисторные ключи 7, дополнительные 8 и вторые 9 транзисторные ключи, обмотки 10, 11 и 12 трансформато, ров 13 и диоды 14 и 3.5 соединены по схе45 " ме известного .устройства 2. Часть горизонтальных .шин 2 соединена с концами обмоток 12, остальные горизонтальные шины соединены с концами дополкительньпс обмоток 16: трансформаторов 13, Начала Обмоток 12 и 16 соединены скатодами первых дополнительных диодов 17 и анодами вторых дополнительных диодов 18, аноды и. ка- тоды соединены с коллекторами третьих 19 и четвертых 20 транзисторных ключей так, что с каждойпарой ключей соединено по одной обмотке каждого трансформатора. Дополее иительный трансформатор 21 перввой и второй обмотки 22 и 23 включен последователь" ко в цепи стабилизаторов тока 24 и 25 идиодов 14 и 15, Начало третьей обмотки 26 4этого трансформатора соединено с анодами третьих дополнительных диодов 27, катодыкоторых подключены к коллекторам ключей 7, в конец ее соединен с анодами четвертыхч дополнительных диодов 28, катоды которых подключены к коллекторам ключей 20. Сред- няя точка обмотки 26 трансформатора 21 соединена с шиной, нулевого потенциала 29.Змиттеры ключей 20 соединены с эмиттера- ми ключей 19, базы которых подключены к шине нулевого потенциала 29,Потенциалами логических адресных схем (на чертеже не показаны) открывается один иэ ключей 7 с ключом 8, один из ключей 20 с ключом 19 и один из ключей 9, Сигналом считывания открывается стабилизв тор 24 и по цепи: открытый ключ 9 - обмотка 10 - диод 14 источником питания создается ток прямой полярности, огрвничи" ваемый на нужномуровне стабилизатором 24 и трвнсфьрмируемый во вторичную цепь; обмотка 12 (или одна из обмоток 16) -. выбранная числовая линейка 1 - диод - 3 открытый ключ 7 - ключ 8 - ,открытый ключ 19 - диод 17, При этом ток стабили затора 24 дополнительно трансформируется в цепь: обмотка 26 трансформатора 21- диод 28 - выбранный ключ 20 - переход емнттер, база ключа 19 обеспечивая. протекание тока числовой линейки через этот ключ 19, Далее сигналом записи открывается стабилизатор 25.и по цепи; открытый ключ 9 - обмотка 11 - диод 15 источником питания создается ток обратной полярности ограничиваемый на нужном уровне стабилизатором 25 и трвнсформируемый во вторичную цепь: обмотка 12 (или одна из обмоток 16) - диод 18 - открытый ключ .20 - ключ 19 - открытый ключ 8 - диод4 выбранная числовая линейка 1, Приетом ток стабилизатора 26 трансформируется в цепы обмотка 26 трансформатора 21, диод 27 - выбранный ключ 7 - переходэмиттер - база ключа 8, обеспечивая протекание тока числовой линейки через этот.ключ 8,Трансформатор 21 работает в режимезамыкания вторичной обмотки (квк трансформатор .тока), поэтому нв работу основныхтрансформаторов не оказывает влияния.Уменьшение количества элементов дешифратора йри большом количестве числовыхлинеек можно проиллюстрировать примером.Если требуется коммутировать 4096 линеек,использование известного дешифрвтора 121требует 3 .1 Я 0%Г - 3 64 5 192 ключа и64 трансформатора, Использование же описываемого дещифраторв потребует всего5 ч 4066 ю 516 и 60 ключей к 16 трекеформаторов. Значительно уменьшается твкже количество интегральных логических схем,требуюшихся для коммутации ключейф с р м у л а,и з о б р е т е и и яОешифратор оперативного запоминающего устройства по авт, св, М 491210, о тл и ч а ю ш и й с я тем, что, с целью. по вышения, надежностй и упрощении дешифрато 1-,10 ра, ои содержит четвертые дополнительные диоды, дополнительный трансформатор, третьи и четвертые транзисторные. ключи и до полнительные обмотки трансформатора, конины которых подключены соответственно к . Б горизонтальным координатйым шинам, а начало кансдой дополнительной обмотки трансформатора соединено с катодом одного из первых и анодом одного из вторых дополни. тельных диодов аноды и катоды которых 20 подключены соответственно к коллекторам, третьего и четвертого транзисторйых ключей,одни концы первой и второй обмоток допол:нительного трансформатора соединены с выходами стабилизаторов тока, другие - с анодами диодов, средняя точка третьей обмотки дополнительного трансформатора соединена с шиной нулевого потенциала, концы,соответственно, - с анодами третьих дополнительных диодов и анодами. четвертых дополнительных диодов, катоды которых подключены к коллекторам четвертых транзисторных ключей, эмиттеры четвертых транзисторных ключей соединены. с эмитгерамитретьих транзисторных ключей, базы которых подключены к шине нулевого потенциала,Источники информации, принятые во внимание при экспертизе:1. Лашевский Р. А. Запоминающие устройства на МФП, "Энергия", 1969, с. 68,2, Авторское свидетельство М 491210,кл. Н ОЗ К 13/247, 1974.Составитель Б, РудаковТехред М. Борисова Корректор Е, Папа аз 2623/43 БНИИПИ Гос филиал ППП Патент", г, Ужгород, ул, Проекты Тираж 1086 Подписноеударственного комитета Совета Министров СССРпо делам изобретений и открытий035, Москва, Ж, Раушская наб., д, 4/5