Асинхронный регенератор

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Респубпик(Л 0. В 3/04 05 В 11/4 исоецинением зая оврарстввккый коавтвтСовета ввввкстров СССРко Аваев квоврвтвккэк открытой(088.8) 2504.78,Бюллетень 36вания описания 060478 а опубли 2) вторьв иэобретеии В.И.Чеусов и В.Н.Василье бюро МорскогоН УССР пециальное ко идрофизическо Заявите укторско нститута(5 ИНХРОННЫЙ РЕГЕНЕРАТОР ние х и Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных при построении устройств регенерации информации.Известен асинхронный регенератор, .содержащий входной компаратор и последовательно соединенные интегратор, выходной компаратор и триггер (1.Однако отсутствие анализа по амплитуде после детектирования снижает точ ность регенерации.Цель изобретения - повыше точности регенерации принимаемы нформационных сигналовДля этого в аСинхронном регенерато- И ре, содержащем входной компаратор и последовательно соединенные интегратор, выходной крмпаратор и триггер, введены прерыватель входного сигнала, пороговые блоки минимального, макси ЯО мального и медианного уровней сигнала, первый и второй инверторы, элемент ИЛИ-НЕ, формирователь сигнала Сброс, При этом пороговые блоки минимального, максимального и медианных уровней сиг- И нала подключены параллельно интегратору, причем к управляющим входам по-рогового блока максимального уровня сигнала подключены соответственно выход минимального уровня входного сиг- ЗО нала входного компаратора и выход максимального уровня сигнала выходногокомпаратора непосредственно, а выходмаксимального уровня входного сигналавходного компаратора - через первыйинвертор, к управляющим входам порогового блока минимального уровня сигна"ла .подключены выходы максимального иминимального уровней входного сигналавходного компаратора через первый ивторой инверторы соответственно и выход минимального уровня сигнала выходного компаратора, а к управляющим входам порогового блока медианного уровня сигнала подключены соответственновыход максимального уровня входногосигнала входного компаратора непосредственно, а выход минимального уровнявходного сигнала входного компаратораи выход минимального уровня сигнала выходного компаратора через последовательно . соединенные элементИЛИ-НЕ и формирователь сигнала Сброс.Кроме того, выход максимального уровня сигнала выходного компаратора подключен к управляющему входу входногокомпаратора, управляющий выход и информационный вход которого через пре"рыватель входного сигнала подключеныко входу интегратора,Пороговый блок 7 содержит операционный усилитель 19, на вход которого подается эталонное опорное напряжение максимального уровня По , а выходусилителя 19 соединен со входом клю ча 20, управляющий вход которого соединен с выходом элемента.И 21. На чертеже дана структурная электрическая схема предложенного регенера" тора.Он содержит входной компаратор 1 и последовательно соединенные интегратор 2, выходной компаратор 3 и триггер 4, прерыватель 5 входного сигнала, пороговые блоки 6,7, 8 минимального, максимального и медианного уровней сигнала первый и второй инверторы 9, 10, элемент ИЛИ-НЕ 11, формирова 10 тель 12 сигнала фСброс, при этом пороговые блоки 6, 7, 8 минимального, максимального и медианных уровней сигналов подключены параллельно интегратору 2, причем к управляющим входам порогового блока 7 максимального уровня сигнала подключены соответственно выход минимального уровня входного сигнала входного компаратора 1 и выход максимального уровня сигнала вы ходного компаратора 3 непосредственно, а выход максимального уровня входного сигнала входного компаратора 1 - через первый инвертор 9, к управляющим входам порогового блока 6 минимально го уровня сигнала подключены выходы максимального и минимального уровней входного сигнала входного компаратора 1 через первый и второй ннверторы 9, 10 соответственно и выход минимально го уровня сигнала выходного компаратора 3, а к управляющим входам порогового блока 8 медианного уровня сигнала подключены соответственно выход максимального уровня входного сигнала 85 входного компаратора 1 непосредственно, а выход минимального уровня входного сигнала входного компаратора 1 и выход минимального уровня сигнала выходного компаратора 3 через последовательно соединенные элемент ИЛИ-НЕ 11 и формирователь 12 сигнала Сброс, кроме того, выход максимального уровня сигнала выходного компаратора 3 подключен к управляющему входу входного компаратора 1, управляющий выход и ин 45 формационный вход которого через прерыватель 5 входного сигнала подключены ко входу интегратора 2.Входной компаратор 1 содержит сдвоенный компаратор 13 регистрации максимального и минимального уровня входного сигнала, выход максимального уровня входного сигнала которого через элемент ИЛИ-НЕ 14 подключен к входу эле" мента И 15, второй вход которого соединен с выходом минимального уровня входного сигнала того же компаратора 13.Пороговый блок 6 содержит операци" онный усилитель 16 минимального уровня на вход которого подается эталонное 60 опорное напряжение минимального уровня .Ц 6 а выход усилителя 16 соединен с сигнальным входом ключа 17 опорного напряжения минимального уровня, управляющий вход которого соединен 65 с выходом элемента И 18. Пороговый блок 8 медианного уровня сигнала содержит операционный усили.- тель 22, на вход которого подается эталонное напряжение, равное половине уровня напряжения от цап ц, до 11 олтф а его выход соединен с огранйчителем" стабилизатором 23 и входом ключа 24.Регенератор работает следующим об разом.Принимаемый входной сигнал поступает на входной компаратор 1. Если уровень входного сигнала меньше порога О , на обоих выходах входного компаратора 1 зоны входного сигнала выходной сигнал отсутствует, т.е.ключ 24, элементы И 21 и 15, а следовательно ключ 20 и преобразователь 5 входного сигнала закрыты.Предположим, что в рассматриваемый момент уровень сигнала на выходе интегратора 2 лежит в пределах У с,+ т 0 . т.е. не достиг уровня регистрации сигнала выходным компаратором 3 в результате чего сигнал на его выходе отсутствует, т.е. закрыты элемент И 18, а следовательно и ключ 17, дополнительно блокируется элемент И 21 кроме того, в данном случае на входах элемента ИЛИ-НЕ 11 сигналы также отсутствуют, в результате чего на его выходе появляется сигнал, открывающий формирователь 12 сигнала фСброс разрешающий разряд интегратора 2.При достижении напряжения на выходе интегратора 2 Уь,;- напряжение нижнего уров-. ня регистрации сигнала выходным компаратором 3 - на его .выходе появляется сигнал, устанавливающий триггер 4 в состояние 0, снимающий блокировки элементов И 18 и ИЛИ-НЕ 11, в результате чего закрывается формирователь 12 сигнала фсброс, размыкая цепь разряда интегратора 2, открывается ключ 17, разрешающий операционному усилителю 16 осуществлять удержание на выходе интегратора 2 эталонного напряжения минимального уровня 11 ою; выбираемого (по абсолютной величине) несколько выше, чем,При превышении входным сигналом порога Ус 1 п на выходе компаратора 1 появляется сигнал, снимающий блокировку элемента И 21 через инвертор 10блокирующий элемент И 18, прекращающийудержание на выходе интегратора 2 эталонного напряжения минимального уровня, через элемент ИЛИ-НЕ 11 подтверждающий закрытое состояние формирователя 12 сигнала Сброс соответствующее разомкнутому состоянию цепи разряда интегратора 2. Кроме того, этот сигнал через элемент И 15 открывает прерыватель 5 входного сигнала, разрешающий прохождение принимаемого входного сигнала на вход интегратора 2. Начинается его переразряд. Снимается выходной сигнал с выходного компарато; ра 3. При достижении напряжения на выходе интегратора 2 Цна выходе выходного компаратора 3 появляется сигнал, устанавливающий триггер 4 в состояние ф 1, снимающий блокировку элемента И 21 и через элемент ИЛИ-НЕ 14 блокирующий элемент И 15 ои закрывающий прерыватель 5 входного сигнала, запрещая прохождение принимаемого входного сигнала на вход интегратора 2. Начинается процесс удержания на выходе интегратора 2 эталонного напряжения максимального уровня, осуществляемый Ю операционным усилителем 19 и ключом 20, управляемым через элемент И 21 аналогично описанному ранее. В случае, если уровень входного сигнала превысит порог входного сигнала О, на выхо де входного компаратора 1 появляется сигнал, которьй через инвертор 9 запрещает процессы удержания на выходе интегратора 2 эталонных напряжений и прохождения принимаемого входного сиг нала на вход интегратора 2 - через элементы ИЛИ-НЕ 14 и И 15, разрешая через ключ 24 разряд интегратора 2 до уровня середины опорных напряжений т.е. до уровня 35Ц . +ОБ(пов тйМ ф ъ-опта -оп зтт) Напряжение разряда стабилизируется ограничителем-стабилизатором 23, а задается операционным усилителем 22, удерживающим через ключ 24 на выходе 40 интегратора 2 напряжениеот тмОЛавоа п) во время превышения входным сигналомпорога 11 стаПрименение подобного устройства, позволяющего осуществлять непосредст-, венное интегрирование. огибающей принймаемого сигнала без каких бы то ни было преобразований, которые неизбежно вносят искажения дает возможность осу ществлять контроль входного сигнала по уровню, позволяет повысить точность регистрации информации, а применение современных интегральных операционных усилителей и ИМС сравнительно просто 65 обеспечит достижение разрешающей способности 0,1. формула изобретенияАсинхронный регенератор, содержащий входной компаратор и последовательно соединенные интегратор, выходной компаратор и триггер, о т л и ч а ю щ и й с я тем, что, с целью повышения точности регенерации принятых информационных сигналов, введены прерыватель входного сигнала, пороговые блоки минимального, максимального и ме- дианного уровней сигнала, первый и второй инверторы, элемент ИЛИ-НЕ, формирователь сигнала Сбросф, при втсп пороговые блоки минимального, максимального и медианного уровней сигнала подключены параллельно интегратору, причем к управляющим входам порогового блока максимального уровня сигнала подключены соответственно выход минимального уровня входного сигнала входного компаратора и выход максимального уровня сигнала выходного компаратора непосредственно,а выход максимального уровня входного сигнала входного компаратора вчерез первый инвертор, к управляющим входам порогового блока минимального уровня сигнала подключены выходы максимального и минимального уровней входного сигнала входного компаратора через первый и второй инверторы соответственно и выход минимального уровня сигнала выходного компаратора, а к управляющим входам порогового блока медианного уровня сигнала подключены соответственно выход максимального уровня входного сигнала входноГо компаратора непосредственно, а выход минимального уровня входного сигнала входного компаратора и выход минимального уровня сигнала выходного компаратора через последовательно соединенные элемент ИЛИ-НЕ и формирователь сигнала Сброс, кроме того выход максимального уровня сигнала выходного компаратора подключен к управляющему входу входного компаратора, управляющий выход и информационный вход которого через прерыватель входного сигнала подключены ко входу интегратора.Источники информации, принятые вовнимание при экспертизе:1. Гуров В.С. и др. Передача дискретной информации и телеграфия,М., Связь, 1969, стр.118-120,Рис,4-6604159 Составитель А,Меньшиковаедактор Н.Большакова Техред А.Богдан Коррект Лакида аказ 2125/49ЦНИИПИ Го 303 илиал ППП Патент, г, Ужгород, ул. Проектная,Тираж 805 П арственного комитета С по делам изобретений и сква, Ж, Раушская н дписноевета Министров СССоткрытий