Система автоматического регулирования

1 п 1 572 УБ 6 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскиМ Соцнанлстнческих Республик) М. Кл.з 6 05 В 11/01 с присоединением заяв сударстввнныи комит(23) ПриоритетОпубликовано 15,09.77. Бюллетень34 овета Министров ССподелам нзобретени(54) СИСТЕМА АВТОМАТИЧЕСКОГО РЕГУДИРОВАНИ Изобретение относится к автоматике и может быть использовано в системах автоматического управления и регулирования с медленно меняющимися возмущениями.Известна статическая система автоматического регулирования (САР), включающая в себя объект и регулятор 11, Она характеризуются низкой точностью, Известна астатическая система автоматического регулирования, в которой регулирование ведется по отклоне нию регулируемой величины, производной от отклонения, и по интегралу от отклонения 2. В этой системе точность выше, чем в статических системах, т. е. статическая ошибка меньше, но зато ухудшается переходный процесс, 15 появляется колебательность. Известна также инвариантная система автоматического регулирования, содержащая регулятор, первый вход и выход которого соединены соответственно с выходом и входом объекта регулиро вания 3. Однако она имеет низкую точность регулирования, вследствие трудности получения полной информации о характере и величине возмущения.Цель изобретения заключается в повышении 25 точности. В описываемой системе это достигается тем, что в нее дополнительно введены блоки памяти, сумматор, коммутатор, фильтр низких частот и задающий генератор, выход которого через коммутатор подключен к пер вым входам блоков памяти, выход объекта регулирования через фильтр низких частот соединен со вторыми входами первого и второго блоков памяти, выход сумматора подключен ко вторым входам регулятора, третьего и четвертого блоков памяти, выходы блоков памяти соединены соответственно со входами сумматора.На фиг. 1 представлена функциональная схема описываемой системы; на фиг. 2 - графики, характеризующие ее работу.Она содержит регулируемый объект 1, регулятор 2, фильтр низких частот 3, блоки памяти 4 и 5, сумматор 6, блоки памяти 7 и 8, коммутатор 9, задающий генератор 10.На регулируемый объект 1 действует возмущение 1, при этом регулируемая величина (ошибка системы) у=уст.+упер. (ее статическая и переходная составляющие) через обратную связь подается на вход регулятора 2 и через фильтр низких частот 3 - попеременно на блоки памяти 4 и 5, которые запоминают величину статической ошибки ув САР. С выхода блоков памяти 4 и 5 сигнал, пропорциональный величине статической ошибки, поступает на сумматор 6, куда подается также сигнал с двух других блоков памяти 7 и 8. Выходной сигнал сумматора 6 поступает на вход регулятора 2 и входы блоков памяти 7 и 8, Коммутатор 9, подключенный к выходу задаю.51 О1520 25 зо 35 40 45 щего генератора 10, управляет логикой работы схемы. Если величина возмущения 1 - постоянна (см. фиг. 2, а), то и величина статической ошибки у, - постоянна. В момент времени 1 блок памяти 4 подключается с помощью коммутатора 9 к выходу фильтра 3 и на нем записывается величина, пропорциональная величине у,. Запись производится до момента времени 6, когда вновь срабатывает коммутатор 9. Последний отключает блок памяти - 4 от фильтра 3 и подключает его к сумматору 6. Сигнал с выхода 6 подается на второй вход регулятора 2 и одновременно запоминается в блоке памяти 8, который подключается коммутатором 9 к выходу сумматора 6. Кроме того, коммутатор 9 подключает блок памяти 5 к выходу фильтра 3. В блоке памяти 5 запоминается информация о величине у до момента 1 ь когда вновь срабатывает коммутатор. За время М = 6 - 1 г статическая ошибка в системе сводится к нулю. Поэтому в момент времени 1 з в блоке памяти 5 запоминается нулевая информация, т. е, у,=0. Коммутатор 9, срабатывая, отключает блок памяти 5 от фильтра 3, а блок памяти 8 - от выхода сумматора 6. Одновременно блок памяти 4 подключается к выходу фильтра 3, а блок памяти 7 - к выходу сумматора 6. На выходе сумматора 6 оказывается величина, пропорциональная у которая была записана в блок памяти 8 в момент 6, так как сигнал на выходе блока памяти 5 равен нулю. В момент времени 1 коммутатор 9 отключает блоки памяти 5 и 8 от входа сумматора 6 и подключает его к входу блоков памяти 7 и 4. Блок памяти 5 подключается к выходу фильтра 3, а блок памяти 8 - к выходу сумматора 6, На выходе сумматора 6 оказывается величина, пропорциональная статической ошибке у запомненной в момент 1, так как в блоке памяти 4 величина, про.-орциональпая д равна нулю.В дальнейшем работа схемы аналогична, Если величина возмущения 1 меняется по произвольному закону, например линейному (см. фиг. 2, б), то логика работы схемы сохраняется. Но в момент времени 1 в блоке памяти 5 записывается величина, пропорциональнаяуст. =дст., - дст." Эта величина складывается с величиной у записанной ранее в блокепамяти 8 на сумматоре 6, подается на вход регулятора и одновременно записывается в блок памяти 7. В момент времени 1, в блоке памяти 4 записывается величина, пропорциональная Лу,=у, - у. Эта величина складывается на сумматоре с величиной, пропорциональной усзаписанной ранее в блоке памяти 7, подается на вход рсгулятора и одновременно в блок памяти 8,Следовательно, точность регулирования определяется замеренной величиной Лу точность которой в свою очередь зависит от периода работы коммутатора 9, задаваемого генератора 10,Величину периода генератора 10 для каждой конкретной системы следует подбирать на основе использования априорной информации о характере изменения возмущений 1 и времени переходного процесса в системе.На фиг. 1 сигнал управления, содержащий информацию об ошибке и производной от ошибки - х. Формула изобретенияСистема автоматического регулирования, содержащая регулятор, первый вход и выход которого соединены соответственно с выходом и входом объекта регулирования, о т л и ч а ющ а я с я тем, что, с целью повышения точности системы, она содержит блоки памяти, сумматор, коммутатор, фильтр низких частот и задающий генератор, выход которого через коммутатор подключен к первым входам блоков памяти, выход объекта регулирования через фильтр низких частот соединен со вторыми входами первого и второго блоков памяти, выход сумматора подключен ко вторым входам регулятора, третьего и четвертого блоков памяти, выходы блоков памяти соединены соответственно со входами сумматора.Источники информации,принятыс во внимание при экспертизе1, Попов Е, П, Автоматическое регулирование. М., ГИТТЛ, 1957, с. 23, рис. 12.2. Попов Е. П, Автоматическое регулирование. М ГИТТЛ, 1957, с. 155 - 157, рис, 90 и 91 Б,3. Попов Е. П, Автоматическое регулирование. М., ГИТТЛ, 1957, с. 207 - 209, рис. 116.572756 У Уст Усщ г Составитель А. ЛаТехред М. Семенов ректор Е, Хмелева Редактор Л. Тюрина Заказ 1992/1 писное Типография, пр. Сапунова, 2 Изд.740 Тираж 1109 НПО Государственного комитета Совета Министров СС по делам изобретений и открытий 113035, Москва, Ж.35, Раушская наб., д. 4/5