Устройство индикации моментов, соответствующих началу и концу фронта импульсов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 11 539373 Союз Советских Социалистических Республик.(22) Заявлено 03.01.75 (21 2280, 2 с присоединением заявки М (23) ПриоритетОпубликовано 15.12.76. Бюллетень М 46 Дата опубликования описания 20.12.76 Государственныи комитет Совета Министров СССР по делам изобретенийи открытий- исследование импульформы и регистрация мо онца импульса на любом Изобретение относится к области рддцоцзмерительной техники и может быть использовано в составе прибора для автоматического измерения длительности фронта импульсов,Известно устройство, содержащее усцлц тельный каскад, выход которого соединен со входами двух блоков сравнения непосредственно и через регуляторы уровней сравнения, выполненную в виде линии задержки 1).Однако применение линии задержки в ка честве схемы для получения уровня сравнения позволяет получить на выходах схем сравнения импульсы, соответствующие только минимуму и максимуму исследуемых импульсов формы, близкой к косинусоидальной, ц не да ет возможности исследовать импульсы произвольной формы и регистрировать момент начала и конца фронта импульса на любом уровне (не только в минимуме ц максимуме). Это объясняется тем, что линия задержки 20 только сдвигает исследуемый сигнал во времени ц не позволяет регулировать уровни срабатывания.Цель изобретениясов произвольнойментов начала ц куровне.Это достигается тем, что в устройстве индикации моментов, соответствующих началу и концу фронта импульса, содержащее усили тел 1 ц ы и 1 а с11 д ц д в д о л о 1 д с р а В ц е ця, дополнительноо введены коммутатор, блок управления коммутатором, например триггер с счетным входом, элемент памяти с разрядным ключом, согласующий каскад ц регуляторы уровней сравнения, причем выход усилительного каскада через коммутатор соединен с входом элемента памяти и с первыми в.одами блоков сравнения, вторые входы которых через регуляторы уровней сравнения и согласующий каскад соедшецы с выходом элемента памяти, выход первого блока сравнения соединен с управляющим входом разрядного ключа элемента памяти, прц этом управляющие входы коммутатора соедгпецы с выходдып блока правления 1 омутато 1 оз. вход 1 оторого соединен с шиной тактовых импульсов.Нд фцг, 1 приведена схема предлагаемого устройства; на фцг. 2 - диафрагмы цдпряжешш.Устройство содержит усилительный каскад 1, коммутатор 2, триггер 3 со счетным входом, диоды 4, 5, элемент 6 памяти, блоки 7, 8 сравнения, зарядный транзистор 9, конденсатор 10, транзистор 11 согласующего каскада, регуляторы 12, 13 уровней сравнения, дцфференцирующую цепочку 14, разрядный транзистор 15 и шину 16 тактовых импульсов.К выходу усилительного каскада 1 подключены регуляторы 12, 13 уровней срвцецц 1, 539373которые работают таким образом, что производят сравнение определенных частей амплитуды предыдущего импульса с нарастающим в течение фронта напряжением последующего импульса. Это достигается за счет того, что с выхода усилительного каскада 1 исследуемый сигнал подается па коммутируемый вход коммутатора 2. Сигналы управления коммутатором в виде положительного и нулевого потенциалов,поступают с выходов триггера 3. На его счетньш ход от внешнего псточп.ка по шине 1 б подаются тактовые импульсь 1, следующие с частотой исследуемых импульсов и расположенные в промежутках времен. между ними, На выходах триггера формируются импульсы с частотой следования, в два раза меньшей частоты исследуемых импульсов, и фронтами, соответствующими поступлению тактовых пмпу,гьсов (сл. фпг, 2), Зти импульсы поочередно запирают диоды 4 и 5. Исследуемый импульс появляется 1 а открытом выходе коммутатора.Исследуемые импульсы поо 1 ередо пода:отся а вход элемента памяти 6 и на входы блоков 7 и 8. При поступлении исследуемого импульса па базу транзистора 9 конденсатор 10 заряжается до напряжения амплитуды импульса. Это напряжение подается па базу транзистора 11 согласующего каскадасохраняется там до прихода следукпцего плпульса. Соответственно, на входы блоков 7 и 8 сравнения поступают напряжения, составляющие определенную часть амплитуды измеряемых импульсоь и определяемье положепигли ползунков регуляторов 12 и 13. Следующий из последовательности исследуемый импульс поступает на входы блоков 7 и 8. По мере парастаия напряжения в течение фронта, опо сравнивается с уровнями, определяемыми регуляторами 12 и 13. В соответствии с этим, на выходах блоков сравнения появляются положительные импульсы, начало воторых соответствует началу п концу фронта исследуемых импульсов на заданных уровнях, Положительный перепад, возникающий на выходе блока 7 сравнения и соответствующий концу фронта, через дифференцирующую цегочку 11подается а базу разрядного транзистора 5, который открывается и разряжает конденсатср 10, подготав;швая его к запоминанию амплитуды следующего плшульса.Необходимым условием сохранения неизменной амплитуды импульса на конденсаторе 10 до прихода следующего импульса, будет: СЛ 1 п, т Лх 11 = ГЛ(а + ЙЗ)11 Д( Т - максимальный период повторения исследуемых импульсов; р 1 - коэффициент передачи по току тр а из и стор а 11.игде сР ор м ул а изобретения Источники информации, принятые во внп 45 лание прп экспертизс: 1, Патент ФРГ ЛЪ 1235992, кл. 21 а, 19 б 7 (прототип). Устройство ш 1 дпкацш моментов, соотвстст вующих началу и опцу фронта импульсов,содержащее усилигельный каскад и дв 2 Олока сравнения, отличающееся тем, что, с целью исследования импульсов произвольнои формы и регистрац 1 ш моментов начала и кон ца импульса па л 1 обом уровне, в него дополнительно введены, коммутатор, блок управления коммутатором, например триггер с счетным ьходом, элемент памяти с разрядным ключом, согласующий каскад и регуляторы ЗО уровней сравнения, причем выход усилительного каскада через коммутатор соединен с входом элемента памяти и с первыми входами олоков сравнения, вторые входы которых через регуляторы уровней сравнения и согласудэ ющпй каскад соединены с выходом элементапам 51 ти, выход первого блока сравнения соедшеи с управляющим входом разрядного КС 110 Ч ЭЛСЛСита П 2 Л 51, ПРП ЭТОМ УПР 2 ВЛ 51 Ю- щие входы коммутатора ссединены с выхода ми блока управле 1;ия коммутатором, вход которого соединен с ниной тактовых импульсов.539373 Ьа й сраймк Ф) аглае Оа, (7) 1 кокца Составитель В. Лякишеваменская Техред М, Семенов Корректор Л. Котов Реда кт ПодписиСССР Заказ 2766/16ЦНИИПИ ипография. пр. Сапунова,Изд. М 1852 осударственного ком по делам изобрете 035, Москва, Ж, Тираж 1029тета Совета Министрий и открытийаушская набд, 4/5