Запоминающее устройство

53652 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ Союз СоветскихоциалистическиРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ полнительное к авт. свнд-ву -явлено 26.02.74 (21) 2000832 С 11/О 51) М с присоединением заявки Государстернный комитет(45) Дата опубликования описания 10.01,77 иннстров СССР изобретений тнрытий(71) Заявитель АПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть применено в блоках накопления и хранения информации электронно-вычислительных машин.Известно запоминающее устройство, содер жащее,два блока паыяти с независимым управлением, имеющее селектирующие схемы, которые выбирают данный блок в зависимости от значения младшего (младших) разряда кода адреса 11, Подобная конструкция 10 запоминающсто устройства известна под называнием дамяти с расслоением. Однако эта конструкция дозволяет увеличить частоту обращения к запоминающему устройству кратно количеству блоков памяти лишь в том 15 случае, если адреса последовательно выбираемых ячеек находятся в определенном порядке. Напримерпри обращении,к запоминающему устройству с двумя блаками четные и нечетные адреса должны чередоваться, 20,При несоблюдении этого условия происходит потеря, цикла, т. е. выборщика информации задерживается на цикл.Наиболее близким к изобретению является запомирающее устройство, содержащее нако питель, первый вход, которого подключен к первому выходу селектирующего блока, одни входы которого соединены с щинами адреса, другие входы селектирующего блока подсоединены к выходам формирователей тока считывания. Входы последних соединены с первым выходом блока управления, второй выход которото подключен к входам формирователей числового тока записи, третий выход блока управления соединен с одними входамн формирователей разрядного тока записи, регистр числа считывания, входы которого подключены к выходам усилителей считывания, шины управления, соединенные со входамн блока управления, шины числа, соединенные с выходами регистра числа считывания.Однако невозможность считьввания информации из последующей ячейки пока не за,кончится регенерация (восстановление) информации в предыдущую снижает быстродействие устройства.Цель изобретения - повышение быстродействия устройства.Достигается это тем, что в запоминающее устройство,возведены дополнительный селектирующий блок, коммутатор, блок сравнения кодов и регистр числа записи, входы которого подключены к шинам числа, ,выходы регистра числа запиаи соединены с другими входами формирователей разрядного тока записи, выходы которых подсоединены к лервым входам коммутатора, вторые и третьи входы которого соединены с вторыми и первыми выходами селектирующего и дополнительного селектн. рующего блоков соответственно, четвертыевходы коммутатора подсоединены к выходам блока сравнения кодов, пятые входы коммутатора соединены с выходами накопителя, вторые входы которого подключены .к однимиз выходов коммутатора, другие выходы которого соединены со входами усилителей си тывания, третьи входы накопителя лодключены ко,вторым выходам дополнительного селектирующето блока, одни из входов которогосоединены с,выходами формирователей чис- О лового тока записи, другие входы дополнительного селектирующего блока подсоединены к третьим выходам селектирующего блока, четвертый выход сел ектирующего блока и третий выход дополнительного селектирующего блока соединены со входами блока сравнения кодов.На чертеже представлена функциональная схема запоминающего устройства.В запоминающее устройство входят нако 20 питель 1, селектирующий блок 2, формирователи 3 тока считывания, которые своими выходами соединены с входами селектирующего блока 2; блок управления 4, формирователи числового тока записи 5; формирователи разрядного тока записи б; регистр числа считывания 7, усилители считывания 8, дололнительный селектирующий блок 9, коммутатор 10, блок сравнения кодов 11, регистр числа записи 12, шины адреса 13, шины управления 14, шины 15 числа.Запоминающее устройство работает следующим образом.По шинам адреса 13 в регистр адреса считывания селектирующего блока 2 заносится код адреса первой ячейки, из которой необходимо выбрать информацию, а в блок управления 4 по шинам управления 14 поступает синхроимпульс Пуск запоминающего 40 устройства. В дешифраторе адреса происходит раздельная дешифрация кодов координатных проводов Х и координатных проводов У. Адресные входы матрицы выборки считывания селектирующего блока 2 и адрес 45 ные входы считывания коммутатора 10, определяющие выбранную ячейку, окажутся,выбранными. Блок управления 4 возбуждает формирователи 3 тока считывания и полный ток считывания поступает в числовой провод, который выбран матрицей выборки считывания селектирующего блока 2.При первом обращении к запоминающему устройству координатные провода Х, пронизывающие запоминающие элементы первой 55 ячейки и пересекающие первый выбранный числовой провод, окажутся подсоединенными коммутатором 10 к входам усилителей считывания 8, считанные сигналы возбудят усилители 8 и в регистр числа считывания 7 посту лит считанная информация. По шинам 15 числа информация выводится из запоминающего устройства. Кроме того, считанная информация поступает и в ретистр числа записи 12 для регенерации в,первую ячейку па мяти. Адрес первой ячейки передается из регистра числа считывания селектпоующегоолока 2 в регистр чистка аиси дополнительного селектнрующего блока 9, и одновремен.о з регистр адреса считывания селектп-ующего олока 2 по шипам адреса 13 заносится адвес второй ячейки, из которой необходимо выбрать иформацию.Снова, .сак и прп гсловом обра:цении ло шинам управления 14 поступает синхроимпульс Пуск запоминающего устройства и в числовой провод второй ячейки поступает полный ток считывания, от которого переключатся запоминающие элементы на этом числовом проводе.Одновременно дополнительчый селектпрующий блок выберет первый числовой про. вод и полуток записи поступит от возбужденных формирователей тока записи 5 через селектирующий блок 9 в первый числовой провод в обратном направлении по сравнению с первым ооращением к запоминающему устройству. Полуток записи еще не переключит запоминающие элементы и поэтому по координатным проводам Х или У пронизывающие запоминающие элементы первого числового провода также подаются полутоки записи информационной единицы, При этом регистр числа записи 12 возбуждает только формирователи тока записи, соответствующие газрядам наколителя 1, в которые необходимо записать (регенерировать) информационную единицу,Блок сравнения ,кодов 11 сравнивает части адресных кодов, определяющие координатные провода Х первой и второй ячеек и в случае их эквивалентности переключает коммутатор 10 на координатные провода У,Коммутатор 10 подключает координатные провода у, пронизывающие запоминающие элементы второй ячейки, к входам усилителей считывания 8, а координатные провода У, пронизывающие запоминающие элементы первой ячейки, - к выходам формирователей разрядного тока записи б. При этом информация из второй ячейки поступает через усилитель считывания 8 в регистр числа считывания 7, а в координатные провода У, пронизывающие запоминающие элементы первой ячейки, поступят полутоки записи и произойдет регенерация информации в первую ячейку. Запись новой информации в ячейку памяти осуществляется в два цикла: в первом цикле выполняется считывание из заданной ячейки с лотерей информации и занесение новой в регистр числа записи 12 по,входным шинам числа 15, во втором цикле произойдет зались новой информации в ячейку и считывание информации со следующейкак описа но выше,По сравнению с исполнением запоминающих устройств по системам 2 Д, 2/Д и ЗД предлагаемое решение повышает быстродействие запоминающих устройств, выполненныхна магнитных элементах, в два раза, а если учесть, что быстродействие электронно-вычислительных машин, как правило, определяется быстродействием ЗУ, то предлагаемое реше,ние приведет к значительному повышению быстродействия ЭВМ в целом.Формула изобретенияЗапоминающее устройство, содержащее накопитель, первый вход которого подключе. к первому выходу селектирующего блока, одни входы которого соединены с шинами адреса, другие входы селектирующего блока подсоединены к выходам формирователей тока считывания, входы которых соединены с перовым выходом блока управления, второй выход, которого, подключен ко входам формирователей числового тока записи, третий выход блока управления соединен с одними входами формпрователей разрядного тока записи, регистр числа считывания, входы которого подключены к выходам усилителей считыва. ния, шины управления, соединенные со входами блока управления, шины числа, соединенные с выходами регистра числа считывания, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены дополнительный селвктирующий блок, коммутатор, блок сравнения кодов и регистр числа записи, входы которого под ,ключены к шинам числа, выходы регистра числа записи соединены с другими входами формирователей разрядного тэка записи, выходы которых подсоединены к первым входам коммутатора, вторые и третьи входы которого 5 соединены со вторыми и первыми выходамиселектирующего и дополнительного селектпрующего блоков соответственно, четвертые входы коммутатора подсоединены к выходам блока сравнения,кодов, пятые входы комму татора соединены с выходами накопителя,вторые входы которого подключены к од:шм из выходов коммутатора, другие выходы которого соединены со входами усилителей считывания, третьи входы накопителя под ключены ко вторым выходам дополнительного селектирующего блока, одни из входов которого соединены с выходами формирователей числового тока записи, другие входы дополнительного селектирующего блока под соединены к третьим выходам селектирующего блока, четвертый выход селектирующего блока и третий, выход дополнительного селектирующего блока соединены со входами блока сравнения кодов.25Источники информации, принятые во внимание при экспертизе изооретения;1. 1 атцан Г. Вычислительные машинысистемы 370, ММир, 1974 г., стр, 23.З 0 2. 1 райзер Л. П. Устройство для хранения дискретной информации, Л., Энергия,1969 г., стр, 123.536524 Составитель А. ВоронинТехред Е. Подурушина Редактор Е. Гончар Корректор И, Симкина Тип. Харьк. фил. пред. Патент Заказ 1143/1736 Изд, Уз 323 Тираж 723 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5