Устройство задержки аналоговых сигналов

1 ш 527006 Союз Советских Социалистических Республик4 (21) 2066362,/2м заявки22) Заявлено 0 с присоединен Гасударственные комитет овета Министров СССР ло делам изобретений и открытий(088,8) та опубликованг описания 06.09.76 72) Автор изобретения А. Ванн 71) Заявитель(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ АНАСИГНАЛОВ ВЫХ Изобретение относится к радиотехнике и может быть использовано в устройствах обработки радиоле к чонных сигналов.Известны ус 11,:, -,я задержки аналоговых сигналов,Одно из известных устройств содержит регу, ируемые линии задержки. Плавное регулирование времени задержки в этом устроистве происходит за счет механического перемещения съемника вдоль звеньев линий задсржки.Недостатком этого устройства является сравнительно низкая точность регулирования времени задержки.Наиболее близким техническим решением к изобретению является устройство для задержки аналоговых сигналов, содержащее последовательно включенные линии задержки, на выходе которых, кроме первой, включены элементы НЕТ, ключевые элементы, число которых равно числу линий задержки, причем вход первого ключевого элемента подключен к выходу первой линии задержки, а вход каждого последующего ключевого элемента - к выходу соответствующего элемента НЕТ, соответствующее число устройств управления ключевыщи элементами, каждое из которых содержит первый и второй триггеры и элемент И.Это устройство обладает, сравнительно низкой точностью времени задержки. Цель изобретения - повышение точностивремени задержки устройства.Для этого в устройство введены сумматор,один вход которого является входом устройства, а выход соединен со входом первой линии задержки, и в каждое устройство управления - ограничитель, при этом вход каждого ограничителя соединен с выходом соответствующей линии задержки, и в каждом усгройстве 10 управления вход ограничителя и выход элемента И соединены со счетными входами соответственно первого и второго триггеров, выход второго триггера каждого устройства уп.равления, кроме последнего, соединен с управ ляющими входами соответствующего ключевого элемента и элемента НЕТ, вклоченного на входе последуюцсго устройства управления, установочный вход первого триггера каждого устройства управления, кроме последнего, со единен с выходом ограничителя последующегоустройства управления, установочные входы вторых триггеров всех устройств управления и первого триггера последнего устройства управления соединены вместе и являются входом 25 импульса сброса, а вторые входы всех элементов И и другой вход сумматора соединены между собой и являются входом импульса синхронизации, объединенные выходы всех ключевых элементов являются выходом уст ройсгва.527006 10 15 20 55 60 На фиг. 1 приведена структурная электрическая схема устройства, на фиг. 2 - временные диаграммы напряжений в различных точках схемы,Устройство для задержки аналоговых сигналов содержит последовательно включенныелинии задержки 1=1 - 1=4, на выходах которых, кроме линии задерики 1=1, включеныэлементы НЕТ 2=2 - 2=4, ключевые элементы 3=1 - 3=4, Вход ключевого элемента3=1 подключен к выходу линии задержки1=1, а ключевые элементы 3=2 - 3=4 подключены соответственно к выходам элементовНЕТ 2=2 - 2=4.Устройства управления ключевыми элементами 3=1 - 3=4 состоят из триггеров 4=1 -4=4, 5=1 - 5= - 4, элементов И 6=1 - 6=4 иограничителей 7=1 - 7=4 соответственно.Вход сумматора 8 соединен со входом 9 устройства, а выход соединен со входом линии задержки 1=1. Входы ограничителей 7=1 -7=4 соединены с выходами линий задержки1=1 - 1=4 соответственно, Выходы триггеров 5=1 - 5=3 соединены с управляющимивходами ключевых элементов 3=1 - 3=3 иэлементов НЕТ 2=2 - 2=4 соответственно.Выход триггера 5=4 соединен со входомключевого элемента 3=4,Вторые входы триггеров 4=4 и 5=1 - 5= - 4соединены со входом сброса 10. Вторые входы элементов И 6=1 - 6=4 и второй,входсумматора 8 соединены со входом синхрониза.ции 11. Объединенные выходы ключевых элементов 3=1 - 3=4 являются выходом 12 устройства.Устройство для задержки аналоговых сигналов раоотает следующим образом.Импульс синхронизации РЛС (радиолокационной станции), совпадающий с зондирующим импульсом (см. фиг. 2,а), посту 1 пает навход 11 с мматора 8, на второй вход 9 которого поступают налоговые сигналы первогопериода повторения с выхода источника аналоговых сигналов (см. фиг, 2,б). Суммировачие этих сигналов в сумматоре 8 производится таким образом, чтобы на его выходе сипхронизирующий импульс отличался от аналоговых сигналов полярностью (см. фиг. 2,в),При этом импульс синхронизации будет опережать аналоговые сигналы. Сигнал с выхода сумматора 8 проходит через линии задержки 1=1 - 1=4 и элемент НЕТ 2=2 - 2=:4На фиг. 2,г показан сигнал на выходе однойиз линий задержки. Ограничители 7=-1 - 7=4выделяют импульс синхронизации (см. фиг.2, О), Этот импульс поступает на счетный входтриггера 4=1 - -4=4, изменяя его состояние.Сигнал с выхода триггера 4=1 поступает навход элемента И 6=1. Если в это время надргойВход элемента И 6= 1 не,поступает импульс синхронизации второго периода повторения,;О па выходе элемента И 6= 1 сигналаст и состояние триггера 5=- 1 пе изменяется.сигнал с вь:хода лпппь задержки 1=-2 прохо.днт:срез элемент НЕТ 2=-2, линию задержки 41=3 и так далее. Причем выделяемый в ограничителе 7=2 импульс синхронизациями поступает на вход установки нуля триггера 4=1, устанавливая его в исходное состояние,Если же во время появления сигнала на одном входе элемента И 6=1 на его другой вход поступает импульс синхронизации второго периода повторения (см. фиг. 2,а), то на выходе элемента И 6=1 появляется сигнал, поступающий на счетный вход триггера 5=1, перебрасывая его в состояние, противоположное исходному. Сигнал с,выхода триггера 5=1 (см. фиг. 2, е) посту 1 пает на управляющие входы ключевого элемента 3=1 и элемента НЕТ 2=2. Ключевой элемент,3=1 открывается, и сигнал поступает на вход 12 (см. фиг. 2,ж) одновременно с началом второго периода;повторения. Элемент НЕТ 2=2 закрывается, предотвращая прохождение аналоговых сигналов в остальные линии задержки,Формула изобретения 25 Устройство для задержки аналоговых сигналов, содержащее последовательно Включенные линии задержки, на выходе которых, проме первой, включены элементы НЕТ, ключевые элементы, число которых равно числу ли ний задержки, причем вход первого ключевогоэлемента подключен к выходу первой линии задержки, а вход каждого последующего ключевого элемента - к выходу соответствующего элемента НЕТ, соответствующее число уст ройств управления ключевыми элементами,каждое из которых содержит первый и второй триггеры и элемент И, отличающееся тем, что, с целью повышения точности времени задержки, в устройство введены сумматор, 40 один вход которого является входом устройства, а выход соединен со входом первой линии задержки, и в каждое устройство управления - ограничитель, прои этосом вход каждого отрани штеля соединен с выходом соответству ющей линии задержки, и в каждом устройстве у 1 правления выход ограничителя и выход элемента И соединены со счетными входами соответственно первого и второго триггеров, выход второго триггера каждого устройства 50 у 1 правления соединен с управляющими входами соответствующего ключевото элемента и элемента НЕТ, включенного на вход последующего устройства управления, установочный вход первого триггера каждого устройства управления, кроме последнего, соединен с выходом ограни ителя последующего устройства управления, установочные входы вторых триггеров всех устройств управления и первого триггера последнего устройства управления соединены вместе и являются входом импульса сброса, а вторые входы всех элементов И и другой вход сумматора соединены между собой и являются входом импульса синхронизации, объединенные выходы всех ключевыхэлементов являются выходом устройства.527006 Сост Текр Куприко Редакт ПодписССР Заказ 1960/11ЦНИИП Типография, пр. Сапунова, 2 Изд. М 1575 И Государственного по делам изоб 113035, Москва, Ж