Устройство для исправления ошибок в кодовой комбинации

Союз Советских Социалистических Реса Ыин(Г 88.8) по делец нзоопетенни и открытий(71) Ваявпт;" ля нсправления и едаваемых сообщеустройств, реалидекодирования, сое и пороговые схереализации. Однараниченного класса говое декоднповаО 25 30Изобретение относится к ооласти передачи данных н может быть применено в устройствах защиты от ошибок аппаратуры передачи данных (ЛПД) 11 звестны устройстоза д обнаружения ошибок в пер пнях. Одно нз нзвестаых зующсе метод порогозого держит регистр, логнчески мы н отлнчается,простотой ко оно применимо для ог кодоз, допускающих горо ние,В другом известном стронстве исправление огппбок осуществляется на основании анализа вычисляемого синдрома. При этом сложность блока анализа резко возрастает с увеличением числа информационных н нзбь:- точных элементов комбинации.Известно также устройство, в котором нсправлепие и обнаружение ошибок происходит на основании генерации эталонных ошибок нлн эталочных комбинаций с последующим сравненнсм. Достоинством этого устройства является отсутствие блока анализа синдрома, а недостатком - меньшее быстродействие. Кроме того, во всех перечисленных выше устройствах при исправлении ошибок не испольН Н Е ,526393 ЕНИЯГ 1 РАВЛЕН ИЯ ОБ 11 ВО";БИ "г 1 АЦИЫ зуется пщзсрмацпя о ненадежных элементах (стирания), которая может быть полу:,ена прп регпстрацпп элсментов комбпнацш;, Для исправления -кратных ош;бок применяются коррсктирующне коды с кодовым расстоянием а=2+1.Напболее близким по технической сущности нзобретенпю является устройство, содержащее одногорогозую н двухпороговую схемы, соедпнеппьс с входом устропства, сумматор по модулю два, одпп вход которого соедннеч с выходом блока формирования полномов ошпоок, другой вход через последовательно соедппеные ы фсрный и ос;озпой блок памяти - с выходом однопороговой схемы, а выход - с первым входом элемента И, бл,",к обнаружения ошпоок, первый зыход которо.о соединен с первым выходом устройства, в,эрой выход - с вторым входом элемента 11, выход элемента И соединен с вторым выходом устройства.Известное устройство исправляет -кра гные ошибки прн использовании корректпру - щего кода с кодовым расстоянием Ы=1-1-1, Прн этом нз ошибок до 1-кратных включптельно пе могут быть нсправлены ошпбкп, обусловлгпныс трансформнрованнымп элментамп, не попадающими в интервал стирания. Число таких ошнбок очень незначнтсльно, так как в двоичном снмметрпчном сти 526898Р аОпос КДНДЛР ВЕРОЯТНОСТЬ ТРДНСфОРМДЦИИ ЭЛЕ.с.",ТОВ КсмбИНацсиИ Рт ВЫбираОТ ЗНДЧИ- телы.о меньшее верояпности стирания элсмента коебинации Р ,5,5== Рь+ д ггг - С- ;,. а ВРояттость появ,Рия Ошибки ланно 0 11 па определится выражением Р = - С С ЯзРя 1 1 гле у - ,вероятность правильного приема элемета комбинации. Не пспрдзляется н лзухкзатДя Ошпбка еле;ующего типа, обусловленная трансформацией па интервале стирания Рз третьего элемента, правильного приема на интервале стирания гз шестого элемента и трансформацией на интервале страг 3 я Р), девятого элемента комбинации, так как после регистрации третьего и шестого элементов счетчик стираний переполняется, закрывает ключ и стирание девятого элеьРнта не поступает в блок формирования полиномов ошибок. В,результате двух 3(ратная ошибка (третий и девятый элементы) не исправляется. Число различных вариантов ошибок данного типа составляет а вероятность появления ошибки лапого т 1 па опрелеляется выражением гле Рз - вероятность стирания трансформированного элемента комбинации; гз - вероят-.ость стирания правилыно принятого элемента комбинации. Кроме того, в известном устройстве не иснравляются ошибки, стирания с которых частично или потностью не введены з блок фсрмирования полиномов ошиоок изза переполнения счетчика сттръний. Покажем это на примере. При использовании корректируюцего (г, Iг) - кода с 3=3, исправляющего ошибки ло кра 3 ности 1=-2, емкость счетчика стираний 1= 2, Если будут равильпо прия. ты на интеРвале стпРдниЯ (дз) втоРой и ПЯ- тый элементы комбинации и трансормировди па интервале стираня (Р,-) восьмой элемент, то после регистрации второго и пятого элемс:го счетчик стираний персоляется, закэызаст кл 10 ч и стирд 31 Р восьмого тдднсформ:рованого элемента не поступает в б:ок формирования олпдомов ошибок. Олпократная ошпока, обуслсзленная восьмым элементом, не 3 справгяется. Чисго различных варианпов оппбок ланого тина составляет(2) Оценка вероятностси исправляемых однократных и лвух(ратых ошиоок лля известного устройства, может быть выполнена по следующим формулам 1Р =. - Р-Л" - ;, "С. Р-,г 1;г 1"-"3, (-1) 15 Кроме того, изестое устройство имеетс; ожую конструкцшо, обусловленную наличнем второго блока обнаруженя ошибок,20 выходного накопителя, счетчика и клоча.Цель изобретеия - упрощение устройства и увеличение чи ла истравляемых ошибок,Зто лссигаст я тем, что,з предлагаемомустройстве зыхол лзухпороговой схемы сое 25 Лпнен с первым нхоЛом блока формированяполиомов ошибок, второй вхол которого сослннен с зтОрые 33 ьхоло) 0;01(а Об 12 уКРн 15ошиооквыхол,сумматора по модулю дза соел 3 НРН С Вхоло:31 ОЛОКД Обнауже 5 ОШООК.зо В результате в е стирания, фиксируемые лвухпсрогОВОЙ схРМОЙ Взолятся В ОлокфОР:33 РСЗсДНя 1 ОЛ 31 О 03 0 ПИООК, Что ПОЗВОляет и править зсе ошибки В прелелах обнаружгздоцпх с,:с Обосте 1 кола, запнем ошибок, обуслд 3 лепых тра 3 формациейВне инервалд стдд:115 (Р ) злес:ЗОВ комбинации. Ол:акд ксдпсстзо этих ошибок МОНЕТ ОЫТЬ С.1 Р,1 с 0Ко 1 Ь У О. ПО )31,1 э)1 .32 СС3 Ы 3с ЛОСТстссй 1 П 101.1 Ь П 13 Р 3",Д Д СТП"Дппя, В извест шм у гростзс это и 3.нципиальПО искл 10 астс 51, так ка( с у 13 ел 1 снне)1 ш 33 ПЬ ИНТОР 32.12 СтГОД ПЯ УЗРЛЧ 3 ВДЕтс Я Ч.С,о стираний, а слелозателшо и число неи:правляемых ошбск за сче того, что не ВсеСтираня 33 зсоЛят я В бЛСК фдрМИрОВаНИяГолиомов Ошиоок и:3-32 пспспо,3 с:я счетчика стиранй,На чертеже прелставлспа фукцпональпаясхема устройства для исправления ошибок в50кодовой комбинации.Устройство содержит дзухпороговую схему 1, блок 2 формирования полиномов ошибок, блокобнаружения ошибок, однопоро 55 говую схему 4, сумсатор д по модулю Лза,буферный 6 и основной 7 блоки памяти, элемат И 8, первый выхол 9 и второй выхол 1 О.Двухпорогодая схема 1 осуществляет зы 60 явление ненадежных элементов (стираний)ь кодовой комбннацпп, Блок 2 формированияполпосмев Ошибск зоедринмает стиранияи па их 0.(зс рсдмирует различные полино:3 Ы ОШбск, 13 К ".10 ающР Ну,1 РВОЙ ПОЛ;1 ном,65 полипомы с оЛ: крдть:мп ошибками, полино 5268985 = - . С, полиномоз. Ч 1, Уг:о 1 -- О мы с двухкзятыи ошибками,1-крапными ошибками. Причем первым всегда фармиругтся Нулевой полинам, а далее - полиномы ошибок в порядке убывания,вероятНостей их появлеНия в иепользуемом канале связи, Такнапример, при работе в двоичном симметричнам стирающем канале без памяти, после нулеваго полинома формируются полиномы однократНых ошибок, затем полиНомы двухкратных ошибок и так далее, включая формирование полиномов 1-кратных ошибок. Так как число спираний г возможна в предглах от нуля до а, то для обеспечения наибольшей исправляющей способности блок формирования полиномов ошибок должен формировать В каждом ко 1 кретном слуЯе величина 5 выбирается на со:Овас 1 ии неравенства Пон нгабнярукении Ошибки в Опрсделгнном цик;е проверки по сигаЯлу из блока 3 обнаружеия опибок в очередном ц:клс блок 2 формирует полинам ошибки а:Ялог:ч,ыйп р еды дущем у.Блок 3 оо 11 аружсния ошибок яна Пзцргт принимаемую кодовую коробитЯциО и разлцчныс Вариянты цсгЯвлягмых кабиняцЙ ня наличи. Нли отсутствие ошибок. Сумматор 5 по модугпо два пред:1 яг.1 ачег 1 для,наложения на пров:рягмую комбинацию палинамаз ошибок, фоотпугмых блок.;4 2, Однопороговая схема 4 является регистпирующим хстройствам, реализующим, например, д 1 скретно-интегральный метод приема сигналов. Буферный блок памяти 6 осуществляет накопление элгментсз очередной кодовой комбинации в то время, как проверяется предыдущая комби 1 ация. Емкость буферного блока памяти Опргдгг 5 ется скоростьО модуляции пг" сдаваемых,сообщенЙ и соростю Оорябаткц кодовой комбинации,в у" тройстве. Основной блок памяти 7 преднязгЯен для записи пр 11- нятой комбинации и выдачи ее до 5 раз на обработку.Работа устройства происходит следующим образом.Принятая кодовая комбинация одновременно поступает на входы однопороговой 4 и двухпсроговой 1 схем. С выходя од.:01 своговой схемы 4 кодовая комбинация, состоящая из гггслгдсзатгльнсс;и О и 1. чсг з буферный блск гямятц 6 вводится г, Ос:1 Оза блок памяти 7. В результате янал 1 гза кчкдого принимаемого элемента кодовой комбинации на Выходе двухпорагава схемы 1 ляется сигнал стираяя в том случае, если иинятый элсггт не:Ожет быть ОтождгстВ 5 1 О 15 20 25 30 35 40 45 50 55 ГО 65 лен нц снц с О. Эти ненадежныг элементы подаются в блок 2 формирования полкпоеОв ошибок,После приема г элгхентов комбинации корректирующего (1, Й) -,кода, последняя из основного блока памяти 7,подается на,вход сумматора 5 по модулю два, ня другой вход которого одновременно поступает нулевой полинам блака 2 формирования полпномов ошибок. С выхода сумматора 5 элементы комбинации, соответствующие принятой кодовой комбинации, подаются на,вход блока 3 обпаружения ошибок, На выход устройства элементы не поступают, Блок 3 обнаружения ошибок янялизиру.т принятую комбинацию и при ига бна"зужг 11 ци Ошиаки Выдает сигнал В блок 2 формирования поличомов ош;бок ц на втораЙ вход элсагита И 8, Открывяя ега. Блок 2, восприняв сигнал необнаружения Ошибки, В ОчередОм цикле формц 1 угт полинам ошибки, аналогичны 1 предыдущему, т, е. нулевой. 1 одаВая комбинация второй раз по"тмпает из оснозного блока памяти 7 через сумматор 5: Открытый элемент И 8 непосредственно на выход устройства 10.Ес;и прц гг.,Вам цц 1.лс граверки алак 3 обнаружизяст ошибку, то комбинация цз основного блока памяти 7 выдается на проверку второй раз и 1,рп этом блок 2 фозмцровагця полцномав ошибок формцрусг полипом Одн 01,рятнои 11 наки, котэЫЙ 11 я с ммяторе 5 по модулю два осуществляет первое цсправлг:с и; Питон комбоНации. 11 справлен.:Яя 1 гОМО.:1 яц 51 Прг,грягтся бЛОКО 3, КОТО- рыЙ прц неаоняружгниц Ошибк; Выдает сигнал з бла, 2 и ня арой вход элемента И 8, открывая его. Блок 2, воспрПняв сцг 1 Ял необнаруж 11 ця ошибки, форм;р 5 гт полинам однократной ошибки, аналогичны.": предыдущему, и исправлен 11 ая комбинация в а средном цикле через открытый элемгнт 11 8 поступает на выход устройства 10.Ес,1 П б,101 3 сбняружиВЯст Ошцбк, В пср- В 0 м В я э и я те ц с;1 р я вл е Н 110 Й к О01 и 11 ц ц и, прОВерк 11 продалжяОтея, П, : это б.101;. 2 форх 1 иругт Очггд:01 пало 1 ом Од:1 зкрятнОЙ ошиокц ц так далее до первого 11 собняружения ошибки з каком-гПбо цз вариантов испрявле 1 най Кама:1.1 яции. ИспраВлснняя комбинация в очеред;ом цикле работы через открытый элемент 11 8 поступает па,выход устройства 10. Е:лц ошибка будет обнаружена прц В:гх цик:1 ях проверки, та блок 3 Обнаружения ошибок фиксирует наличие в принятой комбинации не:спрявляемоц ошцок;1, о 1 гм выдаст сцг.Ял на зыход 9, В системах с решающей Обрятг 10 сзяз 1 яа этот сцгал используется дгя 01 гяннзяци. 1. "гспрася искяжгнного с 0001 цсн 1.51.Слаж;10 с 11 декадрмкп;:1 х стЯ 01 ств, в ОсНОВ:10 м, Опп адели гт 51 количествам элгъ 1 ентав памяти, н -.,бход.ых для сто реализации. 11 звестное устоя.Сза грц использовянцц циклического (1, 1 г)-1 Од 1 без учета алака формирования полцномов ашцаок содержит 2 Н раз526898 Формула изобретения Ра=0,4 1 О - , Рл 0,65 10 -Р, ==0,15 1 с - ,Р,= 1,3 10 ,Составитель В. Крь 1 лова 1 Горректор В. Гутмя: Рслсктор Т, Ргибалова Текред 3. Тараненко Заказ 926221 11 зл.1673 Тиран 864 Подписи 111-11111 П 1 Г; суля 1 ствепного комитета Совета Министров СССР по лелям изобретений и открьтпй Москва, )К.35, Раушская наод. 4/5 Тпп. Харак, фил. прел. Патентрядов регистра сдвига в буферном и основном блоках памяти, 2 п разрядов в выходном блоке памяти и 2(п - й) разрядов в первом и втором блошках обнаружения ошибок, что составляет в общем 1 г, = 6 п - 2 й разрядов.Предлагаемое устройство в частном случае может содержать гг разрядов регистра сдвига,в буферном и сановном блоках памяти (п - й) разрядов в блоке обнаружения ошибок, что составляет 1 г=2 п - й разрядов.Таким образом, предлагаемое устройство требует для свсей реализации,количество элементов памяти на /г меньше, чем известное, где Й = 1 г, - Гг = 4 п - А.При использованиии циклического (136, 120)икода (ГОСТ 17422; РС 2344 - 70) Й=424 разряда. Оценим, степень увеличения исправляющей способности этого устройства по сравнению с известным для следующих исходных данных: длина кодовой комбинации п=10; кодовое ,расстояние Й=З; величина порога и ширина интервала стирания равны 2 о, в связи с чем вероятность стирания правильно принятого элемента, комбинации Оз = 1,4 10 в , вероятность стирания прансформированного элемента Ря= 2 10 - - и верояпность правильного приема элемента комбинации у=в 0,84. Подставляя исходные данные в выражения (1), (2), (3) и (4), получим Полученные числовые величины означают,гго прн приеме 10000 кодовых комбинаций известное устройство в среднем исправляет 1300 однократных и 65 двухкратных ошибок.Предложенное устройство иаправляет одноо кратных ошибок на 150, а двухкратных на40 больше, чем известное устройство. Приинтенсивности,помехи,в каналесвязи абсолюиное количество дополнительно исправляемых ошибок в предлагаемом устройстве увеличивается,Устройство для исправления ошибок в кодовой комбинации, содержащее однопороговую и двухпороговую схемы, соединенные с входом устройства, сумматор по модулю два, один вход которого соединен с выходом блока формирования полиномов ошибок, другой вход через последовательно соединенные буферный и основной блоки памяти - с выходом однопороговой схемы, а выход - с первым входом элемента И, блок обнаружения ошибок, первый выход которого соединен 2 с,первым выходом устройства, второй выход -с вторым входом элемента И, выход элемента И соединен с вторым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и увеличения чис С ла исправляемых устройством ошибок, выходдвухпсроговой схемы соединен с первым входом блока формирования полиномов ошибок, второй вход которого соединен с вторым выходом блока обнаружения ошибок, выход сумматора по модулю два соединен с входом блока обгнаруже: ия ошибок.