Устройство для декодирования (п, к)кодов

торого соединены с входами первого дешифратора и с выходами регистра частного ирегистра-счетчика остатка, выход элемента ИЛИ соединен со вторым входом второгоэлемента И, выход которого соединен с единичным входом триггера. Схема устройства приведена на чертеже.Устройство состоит из информационногорегистра 1, регистра 2 частного, регистрасчетчика 3 остатка, дешифраторов 4 и 5,блока 6 выявления исходного состояния, группы элементов И 7 управляющего триггера 8,элементов И 9 и 10, элемента ИЛИ 11 ираспределителя (не показан).и15Устроиство работает в двух режимах.Режим 1 - режим записи кодовой комбинации. Этот режим осуществляется за одинцикл работы распределителя. В начале режима на провода установки в нуль (уст. "0")20подается импульс, который устанавливает внуль информационный регистр 1, регистрчастного 2, регистр-счетчик остатка 3 иуправляющий триггер 8. Затем за один циклработы распределителя осуществляется за 25пись информационных цифр в информационныйрегистр и - проверочных цифр в регистр частного и регистр-счетчик остатка, В информационном регистре 1 записывается информационная часть кодовой комбинации. Провероч-ные цифры образуются в соответствии с уравнениями проверки из информационных и контоольных цифр принимаемой кодовой комбинации, Проверочное число состоит из двух частей: частного (первые Г цифр), котороезаписывается в регистр частного, и остатка(последние П - 1 - Г цифр), которыйзаписывается в регистр-счетчик остатка. Если проверочное число равно нулю, на этомдекодирование принятой кодовой комбинации ,щзаканчивается. Если проверочное число отлично от нуля, что свидетельствует о наличии исправляемых ошибок кратности 1 именьше (или неисправляемых ошибок кратности больше 1 ) на выходе элементов ИЛИ 11,дпоявляется сигнал, который будет подан напервый вход второго элемента 10. На другойвход этой схемы (обозначенный буквой й )с выхода последнего каскада распределителяпоступает импульс, который переводитуправляющий триггер 8 в состояние "1",По окончании первого режима все проверочное число будет записано в регистре частного (первые Г цифр ) и в регистре счетчика остатка (последние П -- Г цифр). ИПри этом частное декодируется дешифратором 4, на соответствующей выходной шине которого появляется сигнал по окончании первогорежима. Остаток же декодируется во второмрежиме. 60 За счет этого обеспечивается повышение быстродействия устройства по сравнению с известным устройством.Режим П - режим исправления ошибки. Этот режим осуществляется также за один цикл работы распределителя.При переходе триггера 8 в состояние "1 " на его выходе "0" вырабатывается импульсный сигнал для повторного запуска распределителя.Кроме того, потенциальный сигнал с выхода "1 " триггера подается на вход блока 6 выявления исходного состояния, на управляющий вход регистра-счетчика остатка 3 для переключения его в режим обратного счета и на первый вход первого элемента И 9.В соответствии с величиной частного на выходе одной из шин первого дешифратора 4 в конце первого режима появляется потенциальный сигнал, который подается на вход второго дешифратора 5, Правые входы двухвходовых элементов И этого дешифратора подключены к соответствующим выходным шинам первого дешифратора, а левые входык шинам, на которые подаются сигналы с соответствующих каскадов распределителя. Количество двухвходовых элементов И во втором дешифраторе равно количеству исправляемых ошибок, а количество элементов ИЛИ- количеству информационных разрядов к.При переключении распределителя сигналы с его выходов через элемент задержки и первый логический элемент И 9 поступают на общий счетный вход регистра-счетчика остатка 3, Число, записанное в регистре - счетчике остатка, начинает уменьшаться.Как только это число станет равным 001, на выходе блока 6 выявления исходного со - стояния появляется потенциальный сигнал, который подается на все правые группыдвухвходовых элементов И 7. Следующий импульс распределителя, поступив на одну из шин второго дешифратора 5, проходит через соответствующие элементы И и ИЛИ дешифратора и поступает на левые входы элементов И 7 (на 1 или менее входов в соответствии с кратностью исправляемой ошибки). Сигналы с выходом элементов И 7 поступают в информационный регистр и ошибка будет исправлена. При дальнейшем переключении распределителя сигнал на выходе блока выявления исходного состояния исчезает, Сигнал с выхода последнего каскада распределителя проходит через элемент И 10 и поступает на вход установки триггера в состояние "1 ", но так как триггер находится в состоянии "1 ", его состояние не изменяется, На этом заканчивается декодирование принятой кодовой комбинации.Таким образом, предложенное устройствопозволяет повысить быстродействие и упрощается за счет того, что часть проверочного числа, записанная в регистре частного,декодируется дешифратором, остаток проверочного числа декодируется последовательново времени во втором режиме - режиме исправления ошибки, Кроме того, если проверочное число равно нулю, сигнал для перевода устройства в режим исправления ошибки Оне вырабатывается и декодирование кодовойкомбинации в этом случае осуществляетсяза один цикл работы приемного распределителя,15Формула изобретенияУстройство для декодирования (П,) - кодов, содержащее информационный регистр, 20 регистр частного, регистр-счетчик остатка, два дешифратора, блок выявления исходного состояния, группу элементов И, триггер и два элемента И, причем первый и второй дешифраторы, группа элементов И и информа ционный регистр соединены последовательно, другие входы второго дешифратора соединены с соответствующими выходами распределителя, счетный вход регистра-счетчика остатка соединен с выходами распределителя через первый элемент И, другой вход которого соединен с управляющими входами регистрасчетчика остатка и блока выявления исходного состояния и с единичным выходом триггера, нулевой выход которого соединен с управляющим входом распределителя, а нулевой вход - с управляющим входом устройства, Г -ый выход распределителя соединен с первым входом второго элемента И, выходы регистра-счетчика остатка соединены со входами блока выявления исходного состояния, выход которого соединен с управляющим входом группы элементов И, о т л и ч а ющ е е с я тем, что, с целью упрощения и повы - щения быстродействия устройства, оно содержит элемент ИЛИ, входы которого соединены с входами первого дешифратора и с выходами регистра частного и регистра-счетчика остатка, выход элемента ИЛИ соединен со вторым входом второго элемента И, выход которого соединен с единичным входом триггера,Источники информации, принятые во вни - мание при экспертизе:1. У. Коц. фКоды с исправлением ошибок и их реализация в цифровых системах", сб, "Методы введения избыточности для вычислительных систем", "Сов. радио" М, 1966, стр.1 79-229.2, Авторское свидетельство СССР Мо 374603, б, 061 1/10, 26.01, 70,5260 фЗ НИИПИ Заказ 5144/485 Тираж 864 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 одписн