Аналого-цифровой преобразователь

(4 Ь) Дата опубликования описания 05,11.76(51) М. Кл. Н 03 К 13/17 Государственна ввмнтет Соввтв Мвввстров СССР вв деявя вээеретеивй и вдрфтвм(72) Автор изобретения В. Я. Загурский Институт электроники и вычислительной техники АН Латвийской ССР( 54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к импульсной технике, в частности, к устройствам аналого-цифрового преобразования, и может быть использовано в системах обработки информации. 5Известны аналого-цифровые преобразователи с обратной связью, в которых осуществляется следящее уравновешивание, имеющие весьма сложную структуру и относительно низкое быстродействие 1 . 10Известен также аналого-пифровой преобразователь параллельного уравновешивания с высоким быстродействием, структура которого существенно упрощена 12. Он содержит генератор стробимпульсов, выход 15 которого соединен с управляющими входами схем сравнения, первые аналоговые входы которых подключены к источнику преобразуемого сигнала, вторые аналоговые входы - к узлам резистивного делителя, один 20 вывод которого подключен к выходу источника эталонного напряжения, а другой вывод - к обшей шине, первые выходы каждой схемы сравнения через соответствующие элементы И соединены с первыми вхо Ь дами триггеров, а вторые выходы всех схем сравнения, кроме схемы сравнения младшего разряда, подключены к вторым входам элементов И предыдущих разрядов, второй выход схемы сравнения младшего разряда соединен через элемент ИЛИ с вторыми входами триггеров, второй вход элемента ИЛИ подключен к выходу элемента И младшего разряда и входу инвертора, причем третьи входы всех элементов И, кроме старшего разряда, и вход элемента И старшего разряда через линию задержки подключены к выходу генератора стробимпульсов,Недостатки известного устройства следующие, Количество цифровых управляемых сопротивлений, ключей и входов логических элементов возрастает в зависимости от количества разрядов, причем возрастание происходит по геометрической -.югрессии. Это сильно усложняет структуру преобразователя, ограничивает максимальное число разрядов иза уменьшения надежности работы,Синхронизация работы преобразователя осуществляется только по отношению к выводу цифрового кода, а сивхронизапня переход ных процессов непосредственно в самомпреобразователе отсутству т. Эуо, в особенности при неидеальности алвментов, приводит к хаотичному наложению переходныхпроцессов переключения схем сравнения при,резких изменениях входного напряжения,триггеров и логических алементов. Поэтоьфсхемы сравнения работают в тяжелом режиме многократного несинхронного переключе-ния из одного состояния в другое иэ-защапомех, возникающихна выходах триггеров,что снижает надежность работы преобразо-вателя.Целью изобретения является упрощениесхемы преобразователя и увеличение надеж- цности его работы,Это достигается тем, что в преобразо 41предыдуших разрядов, второй выход 8 схемысравнения младшего разряда соединен черезэлемент 12 ИЛИ со вторыми входами 16триггеров, второй вход элемента 12 ИЛИ под-ключен к выходу элемента 11 И младшегоразряда и входу инвертора 13, причем третьивходы всех алементов 11 и кроме старшегоразряда, и вход элемента И старшего разряда через линию задержки 4 подключены квыходу генератора стробимпульсов 3, управляющие входы аналоговых кгаочей 18подключены к выходам триггеров 14, сигнальные входы через соответствующие резисторы - к общей шинеа выходы- к второму входу 2 схемы сравнения 6 младшего разряда. Резисторы резистивного делите-ля 9 включенные последовательно, имеютгерон в зависимости от разрядности и упрощает конструкцию преобразователя. ЗОНа чертеже показана блок-схема предлагаемого преобразователя где: 1 - управляющий вход генератора стробимпульсов, 2- аналоговые входы схемы сравнения, 3 - геЗ 5: единицах следующим рядом:16; 8; 4; 2;1, (начинЕя со старшего разряда), на выходах 17 сигналы соответствуют логиче кому нулю; генератор стробимпульсов 3 выклю.чен, на входах 5, 15 16 ивыходах 7 источник эталонного напряжении, 11 - але мент И, 12 - элемент ИЛИ, 13 - инвертор 14 - триггер, 15 - первый вход триггера, 16 второй вход триггера, 17 - выход параллельного кода, 18 - аналоговый ключ,Ю19 - выход аналогового ключа, 20 - вход- ф ная шина.Выход генератора стробимпульсов 3 соединен с управляющими входами 5 схем сравнения 6, первые аналоговые входы корых, подключены к входной шине 19 преобрвзова-Фф теля, вторые аналоговые входы 2 - к узлам резистивного делителя 9, один вывод которо го подключен к выходу источника эталонного напряжения 10, в другой - к общей шине, первые выходы 7 каждой схемы сравнения5 В через соответствующие элементы 11 И сое-динены с первыми входами 15 триггеров 14, а вторые выходы 8 всех схем сравнения,.кроме схемы сравнения младшего разряда, подкаочены к вторым входам элементов ИЮ ватель дополнительно введены аналоговые ключи и резисторы, причем управляющие входы аналоговых ключей подключены к выходам триггеров, сигнальные входы через ф соответствующие резисторы- к обшей шине, а выходы - к второму входу схемыесрввнения младшего разряда.Такая структура 1 преобрвзоввтеля поз-воляет исключить прогрессивное возрастание количества логических. алементов, ключей, цифровых управляемых сопротивлений, триг нератор стробимпульсов, 4 - линия задержки, 5 - управляющий вход схемы сравнения,6 - схемы сравнения, 7 - первый выходсхемы сравнения, 8 - второй выход схемысравнения, 9 - резистивный делитель, 10 распределение весов в соответствии с двоич"ным законом, то есть, резистор 9, подключенный к источнику эталонного напряжения 10 имеет вес, равный восьми условнымединицам, следующий - четырем, следующийдвум и так далее до одного. Напряжениена аналоговом входе 2 схемы сравнения 6,младшего разряда определяется весом парал-;лельно включенных аналоговых ключей 18,и резистора резистивного делителя 9 млщшего разряда, суммарный вес которых равен 1, За исходное примем состояние, когда входное напряжение равно нулю, а навходе 1 отсутствует управляющий потенциал.В исходном состоянии все аналоговые ключи 18 включены и на входах 2 схем сравнения 6,напряжения представлены в условных.8 - сигналы логического нуля.Преобразователь работает следующим образом,При подаче разрешающего потенциала нввход 1 включается генератор 3 и начинаетсяпериодический опрос импуаьсными сигналамилогической единицы схем сравнения 6, Через интервал Г , определяемый линией задержки 4, осуществляется опрос элементов11 И. Величина Г определяется задержкой,срабатывания схем сравнения 6 и можетбыть весьма малой (единицы нс).Предположим, что по входу 20 действуетнапряжение величиной одиннадцать условныхединйц. При воздействии стробимпульсапроисходит срабатывание всех, кроме старшей, схем сравнения 6, в результате чегона выходах 7 появляется сигнал логическойединицы, а на выходах 8 - логический нольСрабатывание логических элементов 11 Иво всех разрядах, кроме четвертого, взвим1 525241для напряжения, равного одиннадцати условИ ным единицам потребовалось три стробимпульса, для напряжения, равного 1 семнадцативы условным единицам - два. В первом случаесу 5 необходимое время преобразования состоитиз двух периодов повторения стробимпульсов,во втором - иэ одного,еаза 1 Количество стробимпульсов определяетСя14, срабатываниемсхемы сравнения 6 младц, р щего разряда 2, Если напряжение по вхо.чу 20 превышает пороговое напряжениеив. а ее входе 2, а запрещающий сигнал ср выхода 8 схемы сравнения 6 предшествующего разряда отсутствует, то сигнал с вы1 ь хода 7 схемы сравнения 6 младшегоразряда фиксирует окончание цикла преобразом вания, Если напряжение на входе 20 менья ше порогового на входе 2 схемы сравнений6 младшего разряда, то сигнал на вы 90 ходе 8 этой схемы также фиксирует окончание цикла преобразования, Такой принрос, цип действия дает преимущества при резких изменениях входного напряжения больших величин веса младшего разряда, ЕслиЯб резкое изменение величины входного напряжения совпадает с темпом преобразования,то цикл преобразования не прерывается, ает точная оценка выдается в конце цикла.Если это изменение не согласовано, то циклх ЭО преобразования прекращается, при этом выдается значение напряжения в цифровомре коде до моментаизменения и начинаетсяновый цикл преобразования, Таким образом,обеспечивается квазиадаЪтивный выбор длиЗ 5 едьности цикла преобразования в зависимосн и отскорости изменения и знака производной входного напряжения. Это увеличивает14, надежность работы. Ф о ула изобр 5но блокируется. Действуюший через времясигнал производит опрос элементов 11при установившихся состояниях выходов 78 схем сравнения 6, поэтому 1 ломехи находах элементов 11 И отсутствуют, Этошестверно увеличиваетнадежность работыпреобразователя,Сигнал с выхода элемента 11 И третьго разряда включит по входу 15 триггерНа выходе 17 этогс разряда появится сипнал логическок единьцы и аналоговый клю18 откиочит цифровое управляемое сопротление от выхода 19. И результате сумманый вес резистора младшего разряда иэменится, а именно увеличится пропорционально весу включенного разряда, то естьна восемь условных единиц, Таким образо. шкала порогов схем сравнения 6 изменитсв соответствии со следующимразбиением";12; 10; 9 (начиная со старшего разряда)Следующий стробимпудьс произведет опсхем сравнения 6, , в результате чего сработает триггер разряда, соответствуюшего2 . Шкала порогов изменится в соответсгвии с числами: 26; 18;14; 1211,И следующем такте сработает схема,сравнения младшего разряда 2 , произойдустановка через элемент 12 ИЛИ всехтриггеров, причем переход 1"фО на выхода17 всех разрядов фиксирует код, соответствующий коду 1, а отсутствие такого пеходасоответствует коду О, И данном случае,начиная со старшего разряда, будем.Лиметь код 01011 то есть одиннадцать.Период повторения стробимпудьсов равесуммарной задержке в последовательнойцепи: чогический элемент 1 1 И, триггераналоговый ключ, 18. Таким образом, в зависимости от применяемых элементов,аостаОточно лишь варьировать частоту повторениястроГ.мпудьсов, чтобы обеспечить синхронизацию переходных процессов в преобразователе. Очевидно, что воздействие уравновешивающего напряжения на схему сравнения4 бпроисходит в промежутках между стробируюшими сигналами, что облегчает режим ееработы в динамике, Опрос схем сравненияпроизводится в установившемся режиме. ЭтобОуменьшает динамическую погрешность и увеличивает надежность работы,Режим работы преобразователя являетсяиюзгадаптивным по отношению квеличине,и скорос-,иизмерения входного сигнала. ПриЗЬмалой скорости, изменения входного сигналаГвремя преобразования определяется числомстроб:,",я.цезий: в зависимости от величины1 на 1:яжения на входе 20 может потребоваться одно или несколько стробирований до мо 69мента выдачи параллельного кода. Например,Аналого-цифровой преобразователь, содержащий генератор стробимпульсов, выход кс- орого соединен с управляющими входами хем сравнения, первые аналоговые входы которых подключены к входной шине цреобраэователя, вторые аналоговые входы - к узлам резистивного делителя, один вывод которого подключен к выходу источника эт донного напряжения, а другой вывод - к об- шей шине, первые выходы каждой схемы срав- нения через соответствующие элементы И соединены с первыми входами триггеров, а вторые выходы всех схем сравнения, кроме схемы сравнения младшего разряда, подкаочены к вторым входам элементов И предыдуших разрядов, второй выход схемы срав .нения младшего разряда соединен через улемент ИЛИ со вторыми входами тригге525241 Составитель Стом Редактор г 1, Каменская ТехредА. ДемьяноваКорректор С. ШекмарЗаказ 5148/565 Тираж 102 9 Подписное ЦНИНПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ров, второй вход элемента ИЛИ подключенк выходу элемента И младшего разряда ивходу инвертора, причем третьи входы всехэлементов И, кроме старшего разряда, ивторой вход элемента И старшего разрядачерез линию задержси подключены к выходу генератора стробимпульсов, о т л и -чаю щийс я тем, что, с целью упрощения схемы и повышения надежности преоб.разователя, в него дополнительно введеныаналоговые ключи и резисторы, причем уп 8равляющие входы аналоговых ключей подключены к выходам триггеров, сигнальные входы через соответствующие резисторы - х общей шине, а выходы - к второму входу схемы сравн-ния младшего разряда,Источники информации, принятые во внимание при экспертизе изобретения:1, Авт, св, % 324639, кл. С 06 ) 3/ /00 от 18.03.68 г.2. Авт. св. % 369707, кл, Н 03 К 13/185 от 28.12.70 г. (прототип).