Устройство для умножения частоты следования импульсов

Союз Советских Социалистических Республик(о 3 К 23/00 с присоединением заявки .11" Государстаеина 1 й комитет Совета Министроа СССР по делам изобретений и открытий45) Дата опубликования описании 19,07.77 Авторизобретени В. К алли ни и о в аучно-исследОВательский и проектный институт по ко 1 пле 11 сно 11автоматизации нефтяной и химической промышленности 1) Заявите 4) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТ 1;1 СПЕДОРАНИ ИМ 11 У 11 ЬСОВ 2 аюшего счетчика, а выход -ентиле 20 ментами задержкиереноса кодов -со первого управляв- источники входных алиброванной часльно соединенными элвых од через ве нт иль ходом регистра памяти мого делителя частоты,импульсов и импульсовтоты и ве нт ил и. Настояшее изобретение относится к вычислительной технике,может быть использовано в цифровых измерительных приборах и цифровых системах автоматического управления для масштабирования информации, представленной в частотно-импульсномкоде.Известно устройство для умножения частоты следования импульсов, содержашее два управляемых делителя частоты, каждый из которых состоит из вычитаютцего счет чика, установочный вход которого через вентиль переноса кодов соединен с Выходом регистра памяти, и двух последовательно соединенных элементов задержки, вход одного из которых соединен с выходом вычи переноса кодов, измерителя периодов, состояшего из суммирую 1 цего счетчика, сбросовый вход которого связан с последоваОднако в известном устройстве код, управлявший вторь 1 м уира 111. я.:.;,1 ым де 11 ителем частоты, изменяется через О 1 носигельно большие интервалы Време 11 н, 1 то сказывается на быстродействии. ИОВысть быстродействие можно только пр 1 111111 мо 11 ении более высокой входной частоть 1 ил 1 снО 3 е 11 ии тра бований к шагу дискрот 1 гзс.ч. Из .1 ен .Ния частоты. Низкое быстр.де 11 с 1 ви. Ио позволяет исполь 10 вать это ус Гр 01 И 1 ВО в системах с быстропротекеюшнми нроиессами, например, В цифровь 1 х САУ эл:,кз ропоиво 11 ом, Где множители частоты метут 1111 йт 1 широкое применение.11 ель изобретения - повышение быстродействия - достигается тем что в предлагае мое устооиство Введеы б 110 ки сдвига. Г 1 ри ЭТОМ ИСТОННК ВХОДНЫХ ИМНЧЬСОВ ЧЕОЕЗ первьсй блок сдвига нодключе: к сбросовому входу регистра памяти первого управляемого делителя частоты,через эчэменты за двожки измерителя иениолои. у 11 равляю-с 1 цему Входу 1 УтЯ, О 1.О б.ока . . 1 г:, В 1 лход которого сэед 11.1 О 1. СО Вх.,д: .,; суммируюшего счетчика измерителя периода, 1 а источ 517163ник импульсов калиброванной частоты через вентили подяночен ко входам третьегои четвертого блоков сдвига, другие входыкоторых соединены соответственно с выходами элементов задержек управляемых делителей частоты, а выходы - со счетнымивходами вычитаюших счетчиков делителей,На чертеже изображена структурная схема устройства,Устройство содержит источник кадиброванной частоты 1, источник входной частоты 2, управляемые делители частоты 3 и4, измеритель периода 5, блоки сдвига 6-9,Управляемые делители частоты содержатвычитающие счетчики 10 и 11, регистры Юпамяти 12 и 13, вентили переноса кодов 14 и 15, элементы задержек 16-19и вентили 20 и 21.Измеритель периода 5 содержит суммирующий счетчик 22, вентиль переноса кода 23 и элементы задержек 24 и 25. Вблоки сдвига входят элементы И 26 и27, элемент запрета на элементах ИЛИ-НЕф28 и 29, И 30 и 31, элементы задержки 32 и 33, элементы"ИЛИ" 34 и 35. 25Устройство работает следующим образом.Перед началом работы вычитающие счетчики 10 и 11 устанавливают в код 2 -1Н(И-число разрядов), суммирующий счетчик ЗО22 и регистр памяти 12 - в нулевое состояние. Затем по сигналу "Пуск", открывающему вентили 20 и 21, на счетные входы вычитающих счетчиков 10 и 11 начинают поступать через блоки сдвига 6 и 9 импульсы от источника импульсов калиброванной частоты 1 с частотой Га , Во втором управляемом делителе частоты 4 зтачастота делится на коэффициент к,установленный в регистре памяти 13. Первый 4 Оюсчетный импульс 1 поступает через элемент фИЛИд 34 блока сдвига 6 на счетный вход вычитающего счетчика 10. Этимимпульсом;,счетчик переполняется и наего выходе появляется импульс, который 45через элемент задержки 16 поступает науправляющие входы вентиля переноса кода14, через который в вычитающем счетчике10 переписывает обратный код числа Мхранящегося в этот момент в регистре йамяти 12. Затем импульс управления через элемент задержки 17 поступает на входы элементов фИф 26 и 30 блока сдвига 6, Если у в этот момент напервом входе блока сдви га 6 оказывается импульс 1 о, этот блок обеспечивает сдвиг по времени одновременно пришедших импульсов счета и управления. Срабатывает элемент И 26, и на его вы О ходе появляется сигнал, который попадаетна элемент задержки 32 и элемент аИЛИ-НЕф 28, Задержанный элементом задержки 32 импульс затем поступает через элемент ИЛИ" 34 на счетный вход вычитающего счетчика 10, Сигнал, поступающий наэлемент фИЛИ"НЕф 28, снимает управляющий сигнала его выходе, и импульс управления через элементы "И" 30 и "ИЛИ"34 в счетчик 10 не проходит,Если же сигнал управления и счетныйимпульс поступают на элемент И 26 одновременно, он не срабатывает, на выходеэлемента ИЛИ-НЕ" 28 имеется сигнал,элемент И 30 подготовлен к срабатыванию, поэтому сигнал управления проходитна счетный вход вычитающего счетчика 10через элементы "И" 30 и ИЛИ 34,Благодаря блокам сдвига при одновременном поступлении сигналов управления и счетных импульсов сбоев в работе и потерь информации не происходит.Импульс, поступивший на вход вычитающего счетчика 10, добавляет в него единицу,т.е, формирует. дополнительный кодчисла И . Следующий импульс на выходепоявляется через 2 -(.2 - М ) - М импульс юсов, Период следования импульсов на выходе первого управляемого делителя частоты Э равен МСо,а 1 ы=Г /И . Аналогично работает второй управляемый делительчастоты 4, на выходе которого У10/К.Импульсы с частотой У поступают на счетный вход суммирующего счетчика 22 черезблок сдвига 8. Измеритель периода 5 работает следующим образом. Импульс входной частоты., пройдя через блок сдвига 7 на сбросовйй вход регистра памяти 12, переводит его в нулевое состояние. Одновременно этот импульс поступает на управляющий вход блока сдвига 8 (элемент И 27).Если импульс У поступает на счетный вход блока сдвига 8 (элементы "И".27 и Э 1), элемент И" 27 через элемент ИЛИ-НЕ 29 запрещает срабатывание элемента И" 31, а сигнал с элемента И 27, задержанный элементом задержки 33, поступает через элемент ИЛИ 35 на счетный вход суммирующего счетчика 22. Если же сигналы, на блок сдвига 8 поступают неодновременно, элемент "И" 27 не срабатывает,элемент "И" 31 подготовлен к работе сигналом на выходе элемента ИЛИ/ НЕ" 29, Поэтому импульсы на счетный вход суммирующего счетчика 22 поступают через элементы "И 31 и "ИЛИ" 35. Блок сдвига 8 сдвигает импульсы Т", при5одновременном поступлении 1 и У, вВхрезультате чего не теряется информация,Аналогично работает блок сдвига 7,который обеспечивает сдвиг импульса,производят щего сброс в регистре памяти 12 относителен но импульса перезаписи кода М в вычитающий счетчик 10. Для нормальной работы устройства необходимо, чтобы при И =0 код из ре гистра памяти 12 не переписывался. Импульсы 7, поступающие на счетный вход счетчика 22, преобразуют временной интер-. валТ, между двумя импульсами входной частоты в код й . Этот код с частотой В переписывается через вентиль пере носа кода 23 в регистр памяти 12, откуда обратный код И с частотойчеВЬ 14 ) рез вентиль переноса кода 14 записывается в вычитающем счетчике 10, Частота на выходе первого управляемого делителя частоты 31 рвых ц ВхФормула изобретения1 Устройство для умножения частоты следовании импульсов, содержащее два управляемык делителя частоты, каждый из которых саетоит из вычитающего счетчика, установочный вход которого через вентиль переносе кодов сеединен с выходом регистра памяти, и двух последовательно соединеннык элементов задержки, вход одного из которык соединен с выходом вычитающего счетчика, е выход - с вентилем переноса коде, измерителя периода, состоящего из суммирующего счетчика, сбросовый ход которого связан с последовательно соединенуйми элементами задержки, а выхоД черезвентиль переноса кода - со входом регистра памяти первого управляемого делителячастоты, источники входных импульсов иимпульсов калиброванной частоты и вентиЛи,отличающееся тем,что,с целью повышения быстродействия, в неговведены блоки сдвига, при этом источННК РКОДНЫХ ИЦПУльсов через первый блок 1 р сдвига подключен к сбросовому входурегистра памяти первого управляемого деЛителя частоты, через элементы задержкиизмерителя периода - к управляющему входу второго блока сдвиге, выход которого ц соединен со входом суммирующего счетчике измерителя периода, а источник импульсов калиброванной частоты через вентилиподключен ко входам третьего и четвертого блоков сдвига, другие входы которых 26 соединены соответственно с выходами элементов задержек управляемых делителейчастоты, а выходы - со счетными входамивычитающих Гчтчиков делителей. 25 2. Устройство по . 1, о т л и ч а ю -щ е е с я тем, что блок сдвига содержитэлемент "И", выход которого соединен черезэлемент "Запрет", на элементах "ИЛИ-НЕ", иэлементзадержки со входами элемента ИЛИ",при этом выход вычитающего счетчика второго управляемогоделителя частоты соединенсо входами элементов "И" и "Запрет" второгоблока сдвига, источник импульсов калиброванной частоты соединен со входами элементов"ИЛИ" третьего и четвертого блоков сдвига,а выходы элементов задержек управляемыхделителей частоты - со вхо,или элементовСоставитель М. АудрингРедактор Полещук Техред Н. Андрейчук Корректор А, Власенко3 ССС 113035,Филиал ППП "Патент", г. Ужгород, ул. Проектная аказ 1328/134 ЦН И И Г 1 И Госу Тираж 1029рственного ком делам изобретосква, Ж,Подписноетета Совета Министрний и открытийаушская набд, 4/5