Устройство дискретного приема сигналов в целом

Союз Советских и 514450 Оп ИСАНИЕ ИЗОБРЕТЕН ИЯ Социалистических Республик(22) Заявлено 28.08,7 цсоединснпем заявки Морптет -Государственный хамитеСоввта Министров СССРео делам изобретенийи открытий 23) 1 убликовано 15.05.76. Бюллетснь М 1ата опубликования описания 25.01,77 53) УДК 621.394,1(71) Заявите ГРОЙСТВО ДЛЯ СИГНАЛ(5 Изобретение относится к аппаратуре для приема дискретных сообщений в классе синхронных передач, кодированных с постоянным весом.Известно устройство для дискретного приема сигналов в целом, содержащее распределитель сигналов, каждый выход которого через запоминающий блок подключен. к решающей схеме, причем управляющие входы распределителя сигналов, запоминающего блока и решающей схемы соединены с выходамп блока управления, вход которого соединен с входом устройства через блок синхронизации. Однако из-за низкой стабильности такое устройство имеет недостаточно высокую достоверность приема сигналов.Для повышения достоверности приема сигналов в предлагаемом устройстве к входу распределителя сигналов и входу блока синхронизации подключен блок дискретизации длительности элементарных посылок, состоящий из последовательно соединенных пороговой схемы и управляемого ключа, к управляющему входу которого подключен элемент И, входы которого соединены с дополнительными выходами блока управления.На фиг. 1 дана функциональная схема описываемого устройства; на фиг. 2, а - р - временные диаграммы, поясняющие его работу.Блок 1 дискретизации длительности элсСКРЕТНОГО ПРИЕМАВ ЦЕЛОМ зептазпых ГОсьлок состоит нз последовательно соединенных пороговой схемы 2 и управляемого ключа 3. К управляющему входу ключа 3 подключен элемент И 4, а к выходу, в являющемуся выходом блока 1 дискретизации,подключен вход распределителя 5 сигналов, кажды вь 1 ход котороговыходов по числу посылок в знаке) через соответствующую ячейку запоминающего блока 6, состоящую нз 1 о последовательно соединенных элемента ИЛИ7 и счетчика 8 (Г ячеек), подключен 1 входу решающей схемы 9. Управляющие входы распределителя 5 п репающей схемы 9 и вторые входы элементов ИЛИ 7 и счетчиков 8 запо зинающего блока 6 соединены соответственнос выходами 10 - 14 блока 15 управления, вход которого подключен к входу пороговой схемы 1 через блок 16 сшГхронизаццп, а дополнительные выходы 17 ц 18 - к входам элемента И 4 блока 1 дискретизации.Устройство работает следующим ооразом, Передаваемая информация (см. фцг. 2,а) ввиде аналогового сигнала (см. фиг. 2,6) юступает на входы пороговой схемы 2 блока 1 дискретизации и блока 16 синхронизации. На входы элемента И 4 с выходов 17 и 18 блока 15 управления подаются стробирующие импульсы анализа с интервалом анализа Т, и длиной защитного интервала Т 0 (см. фиг. 2,г), зо а ас последовательность импульсов Р3анализа (см, фиг, 2,д). Г 1 ередавасмая информация через пороговую схему 2 н дпскрегпо управляемый сигналами, поступающими с выхода элемента И 4, ключ 3 поступает на вход распределителя 5, на семи выходах которого образуется семь пачек (по числу посылок в знаке) информационных импульсов (см. фиг.2,к - р), причем первый выход распределителя 5 соответствует первой посылке, второй выход - второй и т. д.Необходимая последовательность переключения распределителя 5 задается импульсами Р, и Р,(см. фиг, 2, е, ж), где Р, - частота посылки, а Р, - частота знака, поступающими с выходов 10 и 11 блока 15 управления, который синхронизируется этими импульсами, поступающими с блока 16 синхронизации, работающего по сигналу, поступающему на его вход (формирующего клиппированный сигнал, см. фиг. 2,в).Пачки импульсов с выходов распределителя 5 поступают на входы элементов ИЛИ 7 запоминающего блока 6. При этом интервал анализа Т(см. фиг. 2,г) расположен симметрично относительно середины интервалов последовательности Р, (см. фиг. 2,ж), что обеспечивается блоком 16 синхронизации, а длина интервала анализа Т, = (0,8 - 0,9) Т, где Т - длительность элементарной посылки. Частота пачек импульсов анализаР, Р= - (см. фиг, 2, д, ж).1ТОценка наибольших значений длительностей посылок производится на последнем защитном интервале Т, знака на интервале стробирующего импульса заполнения (см. фиг. 2,з) чутем подачи на входы счетчиков 8 запоминающего блока 6 через элементы ИЛИ 7 с выхода 13 блока 15 управления пачки импульсов заполнения, следующих в пачке с частотой з1 д (см, фиг. 2,и), при этом за врсмя Т,4в запоминакнц 1 гй блок 6 поступит Л импульсов частоты 1, определяемых обьсмом счетчиков 8.Первые пг импульсов, появившиеся на соответствующих выходах запоминающего блока 6, в решгпощсй схеме 9 принимаются засимволы 1, остальные (гг - ггг) отождествляются с нулем,Задним фронтом стробирующего импульса10 заполнения (см. фиг. 2,з), поступающего с выхода 14 блока 15 управления, осуществляетсясброс запоминающего блока 6 в О. Сброс вО решающей схемы 9 производится передначалом заполнения импульсами Р,., подава 15 емыми на установочный вход решающей схемы с выхода 12 блока 15 управления.Решение, принятое таким образом в параллельном коде, выдается из решающей схемы9 на выход устройства,20Формула изобретенияУстройство для дискретного приема сигналов в целом, содержащее распределитель сигналов, каждый выход которого через запоминающий блок подключен к решающей схеме, причем управляющие входы распределителя сигналов, запоминающего блока и решающей схемы соединены с выходами блока управления, вход которого соединен с входом устройства через блок синхронизации, отгичагоигееся тем, что, с целью повышения достоверности приема, к входу распределителя сигналов и входу блока синхронизации подключен блок дискретизации длительности элементарных посылок, состоящий из последовательно соединенных пороговой схемы и управляемого ключа, к управляющему входу которого под ключен элемент И, входы которого соединеныс дополнительными выходами блока управления.орректор Л, Брахни Подписное аказ 5199 Т, Загорский филиа Изд.1370 Тираж 864 ИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5