Устройство приема двоичных сигналов

О П И С А Н И Е 354594ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Саюа Советских Социалистических РеспубликКомитет по дел ПриоритетОпублшсовано 09.Х.1972, БОплетен, .х," 30 Дата опубликования описания 4,Х 1,1972 обретений и открытиси Совете МинистровСССР УДК 621,394,621,088,8) Авторыизобретеги зкий и Г. И. Фир 1(ало ироно е.ллтг УСТРОЙСТВО ПРИЕМА ДВОИЧНЫХ СИГНАЛОВ Изобретение относится к аппаратуре передачи данных и, в частности, может быть использовано в ее приемных узлах.Известны устройства приема двоичных сигналов, содержащие входной узел, подключен ный к схемам регистрации и через последовательно соединенные блок фазирования и распределитель к вторым входам с.сем регистрации, соединенных с декодерами, Однако в этих устройствах прн искажении хотя бы ол ного двоичного сигнала в пределах кодового слова больше чем на г)0% (в том числе и средней его части), кодовое слово принимается с ошибкой.Цель изобретения -- уменшпенне колнчест ва ошибок.Это достигается тем, что выходы декодеров и схем регистрации нод(л 10 чены к входам соОтветствуОц)1 х регистров сдвига иа одну кодовую комбинацию, а вы.(оды этих регист ров - к блоку сравнения и выбора кодовых комбинаций, и дополнительному входу которого подсоединен блок фазироваиия.11 а чертеже показана блок-схема устройства. 25Она содержит: входной узел 1; блок 2 фазирования и распределения; коммутатор ); схемы 4 регистрации; декодеры 5; регистры б сдвига на одну кодовую комбинацию; блок 7 С 1)авнения и выбора кдоы комбинаций, 30 Двоичные сигналы кодовых слов в вде ПР 51 МОУГОЛЬНзХ ИЪ 1 ПЛЬСОВ ПОДЯ 10 ТСЯ С ВХОДЯ 3 ня узел 1, где согласуются по току и напряжению со входом, преобразуются в соответстзующнй вид и далее вводятся в блок 2 фязнровання и распределения, н одновременно ня олин нз входов схем 4 регистрации. 11 а друГс)й вход сс)1 )егист 1)яции постуЯОт порот кнс и т 11 у,Ьсы из ком мутатор я Л схем реГист. рации, выполненного в вндс регистра сдвига, запуск которого осуцествляется с блока фязнровання н распределения в момент предполагаемого приходя переднего фронта ими) лься, т. е. в фазе с принимаемым сигналом.С продвн)кеннем символа 1 по коммутатору схем регистрации поочередно включаются схемы регистрации, результаты нх анализа вводятся в соответствующие декодеры 5 н одновременно зяннсыва 1 отся в перв.)е яченки соответствующих регистров б сдвига на одну кодовую комбинацию.Аналогичным образом принимаются последуошие двоичные сигналы кодового слова и результаты их регистрации записываются в соответствующие регистры сдвига на одну кодовую комбинацию и декодеры.После приема последнего сигнала кодового слова в каждом регистре сдвига на одну кодовую комбинацию записываются кодо)ые слова, причем если искажений двоичных сиг354594 Предмет изобретения Составитель А, Мермаи сдактор И, Грузова Тсхред Т, Курилко Корректоры: Г, Запорож и Н. ПрокуратоЗаказ 3657,9 ЦИИИПИ К Изд. Уа 1490 Тираж 406о дслаги изобретений и открытий ирп Совете Москва, Ж, Раугвская иаб., д. 4/5 Подписноеииистров СССР т Типография, пр. Сапунова,налов нет, значение у кодовых слов одинаковое, а если есть искажения, кодовые слова имеют различное значение, 1( этому времени декодеры 5 выдают решения: относятся лн принятые кодовые слова к подмножеству разрешенных илн запрещенных. В первом случае соответствующий декодер дает сигнал, разрешающий считывание этой кодовой комбинации в виде простого кода в блок 7 сравнения и выбора кодовых комбинаций.Поступающие поочередно из регистров 6 в блок 7 кодовые комбинации дешифрируются, подсчитывается число одинаковых кодовых комбинаций и по методу большинства выбирается кодовая комбинация, которая и выводится по цепи 9 и регистрирующее устройство,Если принимаемое кодовое слово искажено так, что в результате его регистрации в нескольких точках оказываются запрещенными все кодовые комбинации или устанавливается равное число разрешенных кодовых комоииаций, то из блока 7 сравнения и выоора кодовых комбинаций в регистрирующее устройство по выходу 10 выводится сигнал ошибка.5 Устройство приема двоичных сигналов, со держащее входной узел, подключенный к схемам регистрации и через последовательно соединенные блок фазирования и распределитель к вторым входам схем регистрации, соединенных с декодерами, отличающееся тем, что, с 1, целью уменьшения количества ошибок, выходыупомянутых декодеров и схем регистрации подключены к входам соответствующих регистров сдвига на одну кодовую комбинацию, выходы которых подключены к блоку сравнения и вы бора кодовых комбинаций, к дополнительному входу которого подключен упомянутый блок фазирования,