Коммутирующее устройство

О П И А" Н-и,:;"а, (иИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЗОВО Союз СоветскихоциалистическихРеспублик(23) ПрноритОпубликован осударственный комитет овета Министров СССР 53) УДК 681,3,0575. Бюллетень Ле 29 о делам изобретени пя 16.01.76 и открыт ата опуолпковаппя описаБ. П. Подборонов, Е. М, Ко 71) Заявптел 1 ЕЕ УСТРОЙСТВ 54) КОММУТ управления; на фиг. 3 представлена принципиальная электрическая схема ключевых МОП-транзисторных матриц с блоком компенсации.Коммутирующее устройство содержит блокавтономного управления 1, подключенный к интерфейсному блоку 2, к которому поступает информация от вычислительной машины, двоично-десятичные счетчики 3 - 5, устройство индикации 6, дешифраторы 7 - 9, преобразующие двоичный код в десятичный; диоднооптронные матрицы 10, 11, Счетчики 3 - 5 связаны с блоком 2 и дешифраторами 7 - 9. Дешифраторы 8, 9 управляют дподно-оптронной матрицей 10, а дешифратор 7 - диодно-оптронной матрицей 11.Ключевые МОП-транзи(в данном случае рассриц) первой ступени комно подключены к выхоматрицы 10. Ключеваяматрица 13 второй ступеравляется сигналами с дирицы 11.С целью активной компенсации сопротивлений линий связи и сопротивлений последовательно включенных открытых ключевых эл ментов первой и второй ступеней к матр цам 12 и 13 подключен блок компенсации 14, ЗО Работает устройство следующим образом. сторные матрицы 12 матривается 16 матмутации параллельду диодно-оптроннойМОП-транзисторная ни коммутации уподно-оптронной мате- иИзобретение относитсяжет быть использовано драметрических первичныхсопротивления.Известно коммутирующее устройство, содержащее блок автономного управления с интерфейсным блоком, к которому подключены двоично-десятичные счетчики с дешифраторами, а также устройство индикации, ключевые МОП-транзисторные матрицы первой ступени и ключевую МОП-транзисторную матрицу второй ступени.Цель изобретения - повышение надежности устройства - достигается тем, что в предлагаемое устройство введены две дополнительные диодно-оптронные матрицы, причем первая из них соединена с управляющими шинами всех ключевых МОП-транзисторных матриц первой ступени, параллельно подключенных к управляющим шинам, вторая - с ключевой матрицей второй ступени. При этом первая оптронная матрица подключена к выходам двух дешифраторов, а вторая - к выходу третьего дешифратора; ключевые МОП-транзисторные матрицы первой и второй ступеней соединены с дополнительным блоком компенсации,На фиг. 1 показана блок-схема коммутирующего устройства; на фиг. 2 - изображены диодно-оптронные матрицы с устройством ан, А. В, Фурман и В. В. Шевчук0 15 20 25 Зо 35 40 50 При подаче управляющих кодов с блока автономного управления 1 или интерфейсного блока 2 в двоично-десятичные счетчики 3 - 5 заносится определенное число. Дешифраторы 7 - 9 преобразуют двоичный код в десятичный, я соответствующие потенциалы с шин дешифраторов 8, 9 (фиг. 2) управляют диод- но-оптронной матрицей 10, При этом зажигается только один оптрон.Для управления МОП-транзистором необходимо подать на его затвор положительный потенциал, равный максимальному положительному значению коммутируемого сигнала. С этой целью резисторы 15 - 24 объединены общей шиной, на которую подается положительный потенциал.Отрицательный потенциал, подаваемый на общую шину фотодиодов, выбирают из условиях требуемых режимов управления МОП- транзисторов и учета последовательного соединения ключевых элементов первой и второй ступеней коммутации,Из диодно-оптронной матрицы выходят сто управляющих шин, которые подключены к соответствующим управляющим входам ключевых МОП-транзисторных матриц 12 (например, шина с потенциалом У, подключена к первым входам, с потенциалом У - ко вторым входам и т. п,) (фиг, 2, 3), Например, при отрицательном потенциале У, (фиг, 3) открываются МОП-транзисторы 25, 27, 29, 31 33, 35, 37, 39 (открытые МОП-транзисторы на фиг, 3 условно обведены кружками). Для управления второй ступенью коммутации (фиг, 2) двоичный код со счетчика 5, преобразованный в десятичный дешифратором 7, зажигает один из оптронов. Таким образом на управляющие входы МОП-транзисторной матрицы 13 второй ступени коммутации подается отрицательный потенциал (например, У,),В этом случае (фиг. 3) открываются только МОП-транзисторы 43, 44, 46, 48. Таким образом к блоку компенсации подключается только первичный преобразователь. МОП- транзисторы 27, 42 и 35, 36 образуют коммутируемые силовые цепи, а МОП-транзисторы 31, 44 и 39, 48 - цепи отрицательной обратной связи. Таким образом, блок компенсации компенсирует номинальные сопротивления соединительных линий связи и сопротивление последовательно включенных открытых МОП. транзисторов и их вариации. Поэтому вариации сопротивлений соединительных линий и последовательно включенных открытых МОП- транзисторных ключевых элементов от изменения внешних климатических условий не влияют на метрологические характеристики устройства.Для коммутации большого количества первичных преобразователей необходимо всего два операционных усилителя, так как коммутация происходит последовательно или адресно, но во всех случаях ко входу измерительного устройства (точки 49 и 50 на фиг. 3) подключается только один первичный преобразователь.Использование оптоэлектронных элементов в управляющих цепях позволяет применить матричную схему управления и существенно сократить количество логических элементов в дешифраторах,Кроме того, с помощью этих элементов обеспечена полная гальваническая развязка уровней логических сигналов управления от уровней сигналов в измерительной цепи. Предмет изобретения Коммутирующее устройство, содержащее блок автономного управления, связанный с интерфейсным блоком, к которому подключены двоично-десятичные счетчики с дешифраторами, а также устройство индикации, ключевые МОП-транзисторные матрицы первой ступени и ключевую МОП-транзисторную матрицу второй ступени, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности, в него введены две дополнительные диоднооптронные матрицы, причем первая из них соединена с управляющими шинами всех ключевых МОП-транзисторных матриц первой ступени, параллельно подключенных к управляющим шинам, вторая - с ключевой матрицей второй ступени, при этом первая оптронная матрица подключена к выходам двух дешифраторов, а вторая - к выходу третьего дешифратора, при этом ключевые МОП- транзисторные матрицы первой и второй ступеней соединены с дополнительным блоком компенсации,аказ 3225,/11ЦНИИ пография, пр. Сапунова Изд.29 Государственного к по делам изобр Москва, М, РТираж 902 омитета Совета Мин тений и открытий ушская наб., д. 4/э