Цифровой измеритель девиациии сопротивления

(1 ц 47736,5 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республик1) Дополнительное к авт 22) Заявлено 27,04,73 (21) 1910538/18-10 М, Кл, б 01 г 27/О присоединением заявкиГосударственный комитет Совета Министров СССР 23) Приоритет Опубликован(088.8) делам изобретении и открытий ата опубликования описания 08.12.75 2) Авторы изобретен(71) Заявите Ленинградский ордена Ленина политехнический институт им, М. И. Калинина(54) ЦИФРОВОЙ ИЗМЕРИТЕЛ СОПРОТИ ВЛ ЕН ИИАЦИИ 2 лем, последний п дно из образцовь ру в соответстви ака выделения т кта интегрирова т значение паде ого тока на рез ния которого не ие второго такта ряжения от тог ротивлении. лючате ое или о нтеграто геров зн вого та оступае некотор ротивле в течен ние нап вом соп го пере меряем ний к и ем триг ние пер ратор ния от цию со мерить ся падобразц ет из ивле одключах сопроти с состактов. Вия нания написторе, добходиминтегрио жето яни тече нтег яжевиа руета на Изобретение относится к области цифровой измерительной техники.Известны аналого-цифровые преобразователи для измерения сопротивлений и аналоговых величин с двухтактным или трехтактным интегрированием, содержащие интегратор, задающий генератор, блок управления, цифровой регистр, счетчики, цифровое сравнивающее устройство, ключи и нуль-орган.Недостатком известного устройства является невозможность определения знака девиации сопротивления и измеряемой величины, необходимость преобразования, значения измеряемой величины в напряжение, а затем осуществления цифрового измерения полученного напряжения и трудность в получении цифрового результата в единицах измеряемой величины. Все это усложняет схему измерения и снижает точность измерения.Для повышения точности и определения знака девиации сопротивления в предлагаемый измеритель введена схема равнозначности, вход которой соединен с выходом нуль- органа и триггером знака, а ее выход подсоединен к тактовому входу триггера управления счетчиком и ключом, причем к суммирующим и вычитающим входам интегратора подведены два дополнительных резистора и переключатель, управляемый дешифратором. При этом с помощью дешифратора, управляющеДлительность второго такта выбираетсяравной длительности первого такта, а в тре тий такт интегрирования на вход интегратораподается падение напряжения от упомянутого тока на резисторе с образцовым сопротивлением, уменьшенным на значение масштабного коэффициента, причем длительность третьего 20 такта ограничивается временем, в течение которого выходное напряжение интегратора уменьшится до нуля, а в качестве результата измерения используется кодированное отношение длительности третьего такта к дли тельности одного из двух первых тактов. Приэтом результат измерения не зависит от упомянутого тока, линейно связан с измеряемой величиной и достигается достаточно высокая точность измерения за счет возможности выЗо бора удобного масштаба и расширения дина3мического диапазона без использования дополнительного усилителя для этой цели.На фнг. 1 показана блок-схема описываемого измерителя; на фиг. 2 - временные диаграммы процесса измерения; на фиг. 3 - таблица состояний триггеров, выходов схемы равнозначности и выходы нуль-органа.Цифровой измеритель девиации сопротивления состоит из стабилизатора 1 тока, транзисторных ключей 2 - 5, к которым подключены соответственно сопротивление 6, девиацию которого ЛЛ необходимо измерить, образцовое сопротивление 7, и резисторы 8 и 9, значения которых равны эталонному значению, деленному на масштабный коэффициент т, Резисторы 6 и 8 подключены к инвертирующему входу интегратора 10, к неинвертирующему входу подключены резисторы 7 и 9. Интегратор 10 состоит из операционного усилителя 11, конденсаторов 12, 13 и резисторов 14 - 17 с одинаковыми значениями сопротивлений. Выход эмиттера связан с нуль-органом 18, выход которого Р подсоединен на вход схемы равнозначности 19 и к информационному входу 0 триггера 20 знака. К счетному входу С этого триггера подсоединен выход счетчика 21 и выход устройства запуска 22 через ключ 23 (ИЛИ). К дешифратору 24 подключеыпрямые и инверсные выходы Яь Я 2, Я триггеров 20, 25. Выход Я триггера 20 подсоединен к входу схемы равнозначности 19 и входу 0 триггера 26 выделения тактов. Генератор 27 соединен с ключом 28 (4). Выход устройства запуска 22 связан с ключами 29, 30.Работает устройство следующим образом.До начала измерения с помощью импульса .запуска сбрасываются показания счетчика 21, и все узлы устанавливаются в исходное нулевое состояние (Я 1= Я,= ,=0; У.инт,=О; Р=О). При этом импульс запуска блокирует ключ 28, а как только пройдет этот импульс, начинается первый такт интегрирования Т: импульсы стабильной частоты заполняют счетчик 21 через ключ 28, ключи 29, 30 разомкнуты, транзисторный ключ 2 открыт командой дешифратора 24, которая соответствует состояниям Я 1=Я=О, а к инвертирующему входу интегратора 10 подключается напряжение, равное падению напряжения на сопротивлении 6(Я). Выходное напряжение интегратора растет как показано на фиг. 2, где предполагается, что подключение значения падения напряжения на одном из входных резисторов к инвертирующему входу ведет к суммированию, а к неинвертирующему входу - к вычитанию. При этом выход нуль-органа Р = 1 в случае положительного и Р=О, в случае отрицательного выходного напряжения. Из сказанного следует, что в этом такте Р=1, откуда выход схемы равнозначности Р = О, поскольку эта схема выполняет функцию Л=Ра+РО 1, и 0=1 О+0.1=0 (строчка 1 таблицы фиг. 3). Конец первого такта (момент 1 на фиг. 2) определяется пе 5 1 О 15 20 25 зо 35 40 45 50 55 60 65 4реполнением счетчика 21 импульсами 1 О генератора 27. В этот момент поступает импульсвыхода счетчика на вход С триггера 25, Задним фронтом этого импульса состояние информационного входа 0 этого триггера переписывается на его выход.В этом случае подтверждается нуль на выходе, т, е. Я 2 остается равным нулю, так какна входе 0 при этом 9=0. Этот же импульспоступает на вход С триггера 20 через ключ23, и состояние информационного входа 0этого триггера повторяется на выходе. В этомслучае Я 1 становится равным единице, таккак на входе 0 при этом Р=1, Таким образом, длительность первого такта Т,=ТО, гдеТо - отрезок времени, соответствующий переполнению счетчика 21.В момент 1 начинается второй такт интегрирования. Счетчик показывает нули, импульсы о продолжают заполнять счетчик (так какЯз= 1 в течение этого такта), новые состояниятриггеров 20, 25 (91=1, 9=0) дешифруются,и значение падения напряжения на образцовом сопротивлении Ро (резистор 7 на фиг. 1)подключается к неинвертирующему входу интегратора 10. Это ведет к вычитанию интеграла (в течение Тц на фиг. 4). В течение второго такта Р может быть равным 1 или О, аЯ=-О, что легко показать следующим образом. В зависимости от знака девиации сопротивления М, т, е. от Й = Ро+ ЛЙ илиРх=РО - ЛЛ (где Йо - значение сопротивления резистора 7) можно заметить два случая:а) И - положительно, нуль-орган не срабатывает в течение этого такта и 0=11++О 0=1, а Яз=О по прежнему;б) ЛЛ - отрицательно, до срабатываниянуль-органа И=1, Яз=О как в случае (а),В момент срабатывания нуль-органа (рна фиг. 2) Я=О, а Я остается равным единице и 0=0,1+1,0=0. Однако, переход от единицы до нуля подтверждает нулевое состояние, так как на выходе 0 триггера 26 Я 2=0(вторая строчка таблицы фиг. 3),В обоих случаях (а) и (б) конец второготакта (момент 12) определяется переполнением счетчика 21, с выхода которого поступаетимпульс на вход С триггеров 20, 25. Заднимфронтом этого импульса на входе триггера 25записывается состояние его информационноговхода О, т. е. Я 2 становится равным 1 (таккак на входе 0 Я=1). На выходе триггера20 записывается 1 или О, в зависимости от состояния Р в конце второго такта: в случае положительного ЛР, Р=1 и следует, что Я становится равным 1, а в случае отрицательногоР=О и Я 1 становится равным О. В момент 12начинается третий такт интегрирования:а) состояния 91=1, Я=О ведут к вычитанию интеграла, однако с меньшим наклоном:падение напряжения на резисторе 9 сопротивление которогоподключается к неоинвертирующему входу интегратора. При этом477365 3 Л=-1 1+О 0=1, а Яз=О по прежнему (строка 4 таблицы фиг. 3);б) состояния Я=-О, Яа= - 1 ведут к суммированию интеграла так же с меньшим наклоном, чем во втором такте: падение напряженияР на резисторе 8 сопротивление которого177 подключается к инвертирующему входу интегратора. При этом Я=1 1+О 0=1, 9=0 (строка 3 таблицы фиг, 3). В момент з в обоих случаях (а) и (б), как только срабатывает нуль-орган, изменяется состояние Р, и выходной сигнал схемы равнозначности становится равным нулю: Я=1 О+О 1=1 или И=О 1+1 0=0, Переход Й от 1 до 0 определяет конец третьего такта (конец измерения), так как при этом переходе на выходе триггера 26 отражается состояние его входа О, т. е. Яз= 1 и, следовательно, Яз=О, вследствие чего закрывается ключ 28, и кончается заполнение счетчика 21 импульсами о, При этом цифровой результат измерения фиксируется в счетчике в требуемом масштабе. Знак девиации сопротивления можно фиксировать и индпцировать в зависимости от состояния Я и Яг в течение третьего такта. Таким образом, относительная измеряемая девиация сопротивления линейно связана с относительным показанием счетчика.5 Предмет изобретенияЦифровой измеритель девиации сопротивления, содержащий устройство запуска, генератор эталонных импульсов, ключи, счетчик, связанный с тактовыми входами триггеров знака и выделения тактов, дешифратор, стабилизатор тока, измеряемое и образцовое сопротивления, подключенные к входам дифференциального интегратора, нуль-орган, о т л ич а ю щ и й с я тем, что, с целью увеличения точности и определения знака девиации сопротивления, введены переключатель, два дополнительных резистора и схема равнозначности, вход которой соединен с выходом нуль- органа и триггером знака, а ее выход подсоединен к тактовому входу триггера управления счетчиком и ключом, причем к суммирующим и вычитающим входам интегратора подведены два дополнительных резистора и пе реключатель, управляемый дешифратором.477365 фи 8 фи Сост нтель В. Гаевскиред Л, Казачкова Корректор Н. Аук, Хейфиц Реда За ПодписноеР Типография, п ва,Фььг. инт 931/1 Изд,1772 ЦНИИПИ Государственного комит по делам изобретен 113035, Москва, Ж, Ра