Частотно-импульсный функциональный преобразователь двух переменных

Вйтент ,э-: . х".;.-; окяяи ОПИСА Е 76 Союз Советскии Соцналистицескии Республик(51) М. 61 15 Госудсрстоенны комитетСовета Министров СССРпо делам иэобротонийи открытий(72) Авторы изобретения О. Паламарюк и В ломах 71) Заявитель иотехнический институт занск 54) ЧАСТОТНО-ИМПУЛЬСНЫЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВУХ ПЕРЕМЕННЪХИзобретение относится к,вычислительнойтехяике и может быть использовано в качестве самостоятельного функционального блока,обеспечивающего предварительную обработкуинформации с частотных датчиков при стыковке их с ЦВМ, а также в составе вычисли 1 ельных устройств, вредназначенных для не.посредственной обработки частотно-импульсных сигналов.Известно аналого-цифровое устройство для 10воспроизведения функций двух переменных,основанное на интерполяционном полиномеЛагранжа,в кусочно-линейной логической форме, содержащее входные, преобразователи,запоминающий блок, интерполятор и блок 15оценки,Однако этим устройствам свойственна низкая точность реализации функциональной зависимости г=(ху), обусловленная погрешностями аналого-цифровых, преобразований, а 20также погрешностью сложной аналоговой части преобразователя-интерполятора.Цель изобретения - повышение точностифункционального преобразования при сохранении непрерывного характера обработки информации. Для осуществления этой цели вустройство введены блок,сравнения, делителичастоты, блок формирования частоты еоррекции, реверсивный счетчик, схемы И иИЛИ, причем входы блока сравнения соеди нены соответственно со вторым входом устройства и выходом одного из делителей частоты, установочный вход которого подключен к одному из выходов блока сравнения, два других выхода блока сравнения соединены с первыми входами схем И, вторые входы которых через блок формирования частот коррекции подключены к выходам интерполятора, один из выходов которого связан с входами делителей частоты; выходы схем И подключены к первым входам схем ИЛИ, вторые входы которых соединены соответственно со вторым входом устройства и с выходом второго делителя частотывыходы схем ИЛИ одключены к входам реверсивного счетчика, выходы сосгояний которого соединены с входами иптерполятора и запоминающего блока, другие входы которого подключены к выходам состояний триггеров преобразователя частота-код, частотным входом соединенного с интерполятором, а кодовые выходы запоминающего блока подключены к соответствующим входам блока формирования частоты коррекции.На фиг. 1 приведена схема предлагаемого устройства; на фиг, 2 - схема интерполятора.Частотно-импульсный функциональный преобразователь (ЧИФП) состоит из интерполятора 1, блока формирования частоты коррекции 2, запоминающего блока 3, преобразова5 10 20 25 30 35 40 45 в цепи обратной связи частотно-импульсной системы следящего уравновешивания, составляющей основу схемы устройства.Для повышения быстродействия ЧИФП используется грубый канал, осуществляющий периодную отработку результирующего кода У, в динамическом режиме. Грубый канал (см. фиг. 1) состоит из схемы сравнения 5, схемы формирования частоты коррекции 2, двух схем И б, делителя частоты 10.Принцип действия грубого канала основан на сравнении периодов входной частоты Ту(1) с периодом частоты обратной связи Тос(1), В случае их неравенства в течение времени +ХТ= Т,- Т(1) формируется коррекция +АУ,.Работа схемы предлагаемого устройства происходит следующим образом, Импульсы входной частоты Рпоступают на вход преобразователя частота-код 4, где формируется код номера интервала. С частотного выхода г.реобразователя частота-код 4 на интерполятор 1 подается разностный сигнал Р, - Р;, который учасгвует в формировании интерполи 50 55 60 65 3теля частота-код 4, блока сравнения 5, схем И 6 и ИЛИ 7, реверсивного счетчика 8, делителей частоты 9 и 10.В предлагаемом устройстве вход Р,. соединен с входом блока сравнения 5 другим входом подключенного к выходу делителя частоты 10, установочный вход которого соединен с выходом блока, сравнения 5, а два других входа подключены к,входам схем И 6, Вторые входы этих схем подключены к выходу блока формирования частоты коррекции 2, а выходы - к,входам соответствующих схем ИЛИ 7. Второй вход одной из схем ИЛИ 7 соединен с входом устройства, а выход - с суммирующим входом реверсивного счетчика 8, вычитающим,входом гподключенного к выходу другой схемы ИЛИ 7, на второй вход которой подключен выход делителя частоты 9. Выходы состояний реверсивного счегчика 8 соединены с входами интергполятора 1 и запоминающего блока 3, другими входами подключенного к выходам состояний триггера преобразователя частота-код 4, частотным входом (Р - Р,.;) соединенного с одним из входов интерполятора 1, а входом - с входом Рустройства. Выходы запоминающего блока 3 подключены к соответствующим входам интерполятора 1, одним из выходов соединенного с входами делителей частоты 9 и 10, а,другими - с входами блока формирования частоты коррекции 2, остальными входами подключенного к кодовым выходам запоминающего блока 3.Частотно-импульсный функциональный преобразователь двух переменных реализует зависимостьК,Ц; 1 Р,Р), Р,Р) (1) путем воспроизведения обратной функциирр) - -1 1 с. , М,(1) (2)рующего множителя. В соответствии с кодами преобразователя 4 и старящих разрядов реверсивного счетчика 8 запоминающий блок 3 подключает на вход интергполятора 1 частоты Ргг, Ргг. г Рг,гг Гг.г 1 гг.1 моделиру 1 ощие орди наты функции,в узлах интерполяции гг-го кгвадрата разбиения области определения ср в . Кроме того, на вход интерполятора подаются прямые и обратные коды младших разрядов реверсивного счетчика 8. Интерполятор, в соотвегствии с выражениямги для последовательной линейной интерполяции по Лагранжу2 1 - 8 2 - егЯ 8 у 1 РгФхс1 - хг Окончательное выражение для у (3) моделируется с помощью схем двоичных умножителей (ДУ) 18 и 19 и схемы ИЛИ 20 (см. фиг. 2).У, 1 - Л Лг - ФхгР= Р, + +Р,., (6)М,1 - У г Ь 1 - Юс где У.г.г - У; соответствует младшей единице кода У, участвующего в определении квадрата разбиения области определения ср-. С выхода интерполятора 1 частота Р, пройдя делитель частоты 9 и схему ИЛИ 7, поступает на вычитающий вход реверсивного счетчика 8, на суммирующий вход которого через другую схему ИЛИ 7 поступают имхс+1 х - х;Уг - У, с+1 + Ус+1,1+1хс+1 - хг хс.г.1 - хг формирует частоту Р, определяющую значение функции с- внутри найденного квадрата разбиения (Ес).Выражения у, и у; (3) моделируются множгительно-делительным устройством (МДУ), реализованным на основе схемы тргиггерного кольца 11 ЛТК (см. фиг. 2), на выходах которой формируются прямоугольные импульсы с коэффициентами заполнениях хги "(4)х С+1хг+1 - хг Рх С+1 хгГдЕ Рхг,.1 - Р, = ЬРхг - ОПОриая ЧаетОта,Сигналы ЛТК 11 управляют прохождением через схемы И 12, 13, 14, 15 имгпульсов соответстгвующих частот Рг, Р;.г, г, Рг,с+я Рг+и+г что равносильно умножению последних на коэффициенты загполнения (4) .Схемы ИЛИ 16, 17 осуществляют суммирование импульсных последовательностей, в результате чего на их выходах средние значения частот соответственно равных С-г.1 х х хгРс - Рг г+Рг+1 сгл лг ЬРхс Е.1 х5 10 пульсы частоты Р . В статическом режиме в реверсивном счетчике 8 осуществляется количест 1 венное сравнение импульсов частот Р(г) и Рос(1) и в случае их неравенства происходит обработка результирующего кода Лг(1), т. е, работает только точный 1 канал устройсрва.В динамическом режиме, т. е. тогда, когда ГОГРЕШНОСТЬ Лягте",р ЛРгреальн ПРЕВЫШНЕТ ПО- грешность работы грубого канала, блок сравнения 5 формирует сигнал -Я, разрешающий прохождение через соответствующую схему И 6 частоты Р с блока формирования частоты коррекции 2, которая определяется таким образом, чтобы обеспечивалась наилучшая сходимость при минимальных аппаратурных затратах. Формираваяие 1 попериодной коррекции ЛЛг происходит до тех пор, пока ВЕЛИЧИНа Мгтеор - фгреальн НЕ СТаНЕТ МЕНЬШЕ погрешности работы грубого канала. Необходимая при сравнении синхронизация 1 периадов Т(1) и Тос достигается путем начальной установки делителя частоты 10 импулысами частоты Ру(1),Статическая погрешность рассматриваемого преобразователя имеет следующие составляющие: погрешность дискретности выходного кода, погрешность интерполяции, погрешность, обусловленная пульсацией кода Уг. В СВОЮ ОЧЕРЕДЬ ПОРтРЕШНОСТЬ ИНТЕРПОЛЯЦИИ СКЛадывается из методической, определяемой количеством квадратов разбиения, и инструментальной, определяемой точностью набора частот, моделирующих ординаты функции 1в узлах интерполяции, и точностью работы операционных блоков,Все составля 1 ощие погрешности могут быть снижены до требуемого значения соответствующим увеличением числа разрядов реверсивного счетчика, объема запоминающего блока и соответствующим выбором частотных диапазонов.Ранее предполагалось, что функция 1 р- однозначна. При необходимости воапроизведения неоднозначной функции 1 - , область определения 1(х,у) должна быть разбита на участки, где ср- однозначна, а схема преобразователя - ,дополнена спвп 1 иальными блоками 15 20 25 30 35 40 45 определения этих участков и необходимой коммутацией на входах запоминающего блока.В предлагаемом устройстве возможно е неравномерное (упорядоченное) разбиение на интервалы по осям х и г, В этом случае в запоминающем блоке необходимо хранить и в соответствии с изменением аргументов выдавать различные значения интервалов разбиения. Предмет изобретения Частотно-импульсный функциональный преобразователь двух переменных, содержащий интерполятор, соединенный с запоминающим блоком, преобразователь частота-код, подключенный к одному из входов устройства, о тл ич а ю щ и й с я тем, что, с целью повышения точности, в него введены блок сравненияделители частоты, блок формирования частоты коррекции, реверсивный счетчик, схемы И и ИЛИ, причем входы блока сравнения соединены соответственно с вторым входом устройства и,выходом одного из делителей частоты, установочный вход которого подключен к одному из выходов блока сравнения, два других выхода блока сравнения соединены с первыми входами схем И, вторые входы которых через блок формирования частот коррекции подключены к выходам интерполятора, один из выходов которого связан со входами делителей частоты; выходы схем И подключены к первым входам схем ИЛИ, вторые входы которых соединены соответственно со вторым входом устройства и с выходом второго делителя частоты, выходы схем ИЛИ подключены ко входам реверсивного счетчика, выходы состояний которого соединены со входами интерполятора и запоминающего блока, другие входы которого подключены к выходам состояний триггеров, преобразователя частота-код, частотным выходом соединенного с интерполятором, а кодовые выходы запоминающего блока подключены к соответствующим входам блока формирования частоты коррекции,ПодписноССР Заказ 3474/15ЦНИИП пография, пр. Сапунова Изд.89 Государственного комитета С по делам изобретений и о Москва, Ж-З 5, Раушская н