412669

тъ1гО П И СА-Н И ЕИЗОБРЕТЕН ИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 412669 Союз СоветскихСоциалистицескихРеслублик исимое от авт. свидетельства-влено 08.Х 11,1971 ( 1722104/26-9) Ч К Н 03 с 1 13/00Н 04/ 7/02 с присоединением заявки-осударственный коиитвтСоввта Министров СССРоо долам изобретенийи открытии риоритет -публиковано 25.1,1974, Бюллетень3ата опубликования описания 16.Х.974 21.394.662.2088,8) АвторизобретенияЗаявитель. В. Бек ФАЗОВЫЙ ДИСКРИМИНАТОР ЛЯ КОРРЕКЦИОННОГО УСТРОЙСТВА С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ2 Изобретение относится к устройствам коррекции фазы тактовых импульсов в синхронных телеграфных системах связи,Известны фазовые дискриминаторы для коррекционных устройств с дискретным управлением, содержащие на входе регистрирующий блок и последовательно соединенные сумматор по модулю 2, схему совпадения и счетчик, а на выходе - схемы совпадения сигналов опережения и отставания, которые имеют общий тактовый вход со счетчиком, Однако известные устройства имеют низкую помехоустойчивость, так как при дроблениях посылок возникают ложные импульсы корректирования, Кроме того, правильный сигнал на выходе схемы формируется только при поступлении токовой посылки.Цель изобретения - ,повышение помехоустойчивости.Достигается поставленная цель тем, что между выходами регистрирующего блока и счетчика включен дополнительный сумматор по модулю 2, выход которого подключен к соответствующему входу схемы совпадения сигналов опережения и через последовательно соединенные линию задержки и инвертор - к соответствующему входу схемы совпадения сигналов отставания; кроме того, между выходом регистрирующего блока и вторым входом упомянутого дополнительного сумматора по модулю 2 включены последовательно соединенные вспомогательные линия задержки ц сумматор по модулю 2, причем выход последнего подключен к соответствующим входам схем совпадения сигналов опережения и отставания.На фиг. 1 изображена блок-схема предлагаемого дискриминатора; на фнг. 2 и 3 - временные диаграммы, поясняющие работу фазо ваго дискриминатора, для случаев опереже.ния и отставания границ поступающих посы.лок от тактовых импульсов.Фазовый дискриминатор состоит из сумматора 1 по модулю 2, схемы 2 совпадения, 15 счетчика 3, дополнительного сумматора 4 помодулю 2, регистрирующего блока 5, линии б задержки, вспомогательного сумматора 7 по модулю 2, линии 8 задержки, ццвертора 9 и схем 10 и 11 совпадения сигналов опереже ния и отставания.Входной сигнал поступает на сумматор 1,где он складывается с меацдром частоты телеграфирования (вход а), в результате чего в течение первой половины интервала времени 25 между тактами этой частоты входной сигналпередается на выход без изменений, а в течение второй половины ицвертируется, Затем единичный сигнал с выхода сумматора 1 открывает схему 2 совпадения, которая про пускает поступающие ца ее второй вход(вход б) высокочастотные такты, частота которых значительно превышает частоту телеграфировация. Счетчик 3 подсчитывает число импульсов, поступивших за время между двумя тактами частоты телеграфировация (такты поступают ца вход в), и выдает единичный сигнал, если это число превысило число высокочастотных тактовых импульсов, приходящих за время, равное половине длительности элементарной посылки, а в противном10 случае выдает нулевой сигнал. Затем этот сигнал с выхода счетчика 3 поступает ца дополнительный сумматор 4, который осуществляет инвертирование этого сигнала, если он совпадает с токовым сигналом, поступающим с регистрирующего блока 5. Одновременно токовый сигнал через линию б задержки (время задержки равно одному такту частоты телеграфирования) поступает на вспомогательный сумматор 7, обнаруживающий наличие перепадов в зарегистрированной информации. Сигнал с выхода дополнительного сумматора 4 через линию 8 задержки (время задержки равно одному такту частоты телеграфирования) и инвертор 9, а сигнал - с выхода вспо 25 могательного сумматора 7 - непосредственно поступают на схемы 10 и 11 совпадения. При этом на выходе схемы 10 совпадения в момент действия такта частоты телеграфирования (вход в) возникает сигнал Опережение, если в этот момент на выходе дополнительного сумматора 4 действует единичный сигнал и зарегистрированная посылка отличается от предыдущей.На выходе схемы 11 совпадения в момент действия такта частоты телеграфирования (вход в) возникает сигнал Отставание, если за такт до этого на выходе дополнительного сумматора 4 действовал нулевой сигнал и 40 зарегистрированная в этот момент посылкаотличается от предыдущей.На фиг. 2 и 3 буквами а, б, в, г обозначены соответственно меандры частоты телеграфирования, высокочастотные такты, такты частоты телеграфировация и входной сигнал, а буквами д - с - выходы соответствующих блоков фазового дискриминатора. Из приведенных диаграмм видно, что при действии на входе фазового дискриминатора как токовых, так и бестоковых посылок выходной сигнал в случае опережения (см. фиг.,2) возникает только на выходе схемы 10 совпадения, а в случае отставания (см. фиг. 3) в толь на выходе схемы И совпадения, т, е. выходной сигнал це зависит от знака принимаемой информации, Кроме того, на этих диаграммах видно, что при отсутствии перепадов в принимаемой информации ложные сигналы, возникающие в результате воздействия дроблений на выход схем 10 и И совпадения, не пропускаются (см. место 1 ца диаграммах)..П редмет изобретенияФазовый дискриминатор для коррекционного устройства с дискретным управлением, содержащий на входе регистрирующий блок и последовательно соединенные сумматор по модулю 2, схему совпадения и счетчик, а на выходе - схемы совпадения сигналов опережения и отставания, которые имеют общий тактовый вход со счетчиком, отличающийся тем, что, с целью повышения помехоустойчивости, между выходами регистрирующего блока и счетчика включен дополнительный сумматор по модулю 2, выход которого подключен к соответствующему входу схемы совпадения сигналов опережения и через последовательно соединенные линию задержки п инвертор - к соответствующему входу схемы совпадения сигналов отставания; кроме того, между выходом регистрирующего блока и вторым входом упомянутого дополнительного сумматора по модулю 2 включены последовательно соединенные вспомогательные линия задержки и сумматор по модулю 2, причем выход последнего подключен к соответствующим входам схем совпадения сигналов опережения и отставания.Заказ 1204/212 Изд.431 Тираж 811 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д. 4/5 Тип. Харьк. фил. пред, Патент