•рсесо-эзнаг ••2т. 0г;: г: ; пт

О П И С А Н И Е 369202ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союа Соаатских Социалистических Республик.Х 11.1970 ( 1608630/26 ением заявкиЗаявлено 13/1 присоед Комитет по делан обретений и открыти ри Совете Министров СССРПриоритет Опубликовано 08 Л.1973. Бюллетень10 Дата опубликования описания 23.1 Ч.1973 ДК 68.325(088.8) (, .; .".;.",;:.;..,.юАвторыизобретения. М. Кирпичников и Э. П, Макаро Уральский ордена Трудового Красного Знам политехнический институт им, С. М. Киров аявител АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ед- теоддля Изобретение относится к области вычислительной, измерительной техники.Известен аналого-цифровой преобразователь, содержащий в каждом разряде схему сравнения, триггер, схемы ИЛИ, входы которых соединены с выходами схемы сравнения старшего разряда и с выходами схем И предыдущих разрядов, а выходы подключены ко входам триггера, схемы И, соединенные с выходами триггера, цифровые, управляемые сопротивления и ключи, подключенные к выходам триггеров предыдущих разрядов,Известное устройство имеет недостаточное быстродействие и недостаточно высокую точность преобразования.С целью повышения быстродействия и точности преобразования в предлагаемом преобразователе в младшем разряде выходы схемы сравнения подключены ко входам четырех схем И, выходы которых через схемы ИЛИ соединены со входами триггера, вторые входы двух схем И через линию задержки подключены к выходу формирователя импульсов, третьи входы двух схем И соединены с выходами триггера и входами формирователя импульсов.На чертеже представлена блок-схема пр лагаемого аналого-цифрового преобразова ля на пять двоичных разрядов.У стройство содержит цифровые управляемые сопротивления 1, статические триггеры 2выходного регистра с выходами 3 и 4 и входами 5 и б, шину 7 установка нуля триггеров2 выходного регистра, схемы 8 сравнения с5 выходами 9 и 10, схемы И 11 и 12 на двавхода, схемы ИЛИ 13 и 14, шину 15 опорного напряжения, схемы И 1 б и 17 на тривхода, формирователь 18 импульса, линию 19задержки, кодовые шины 20 числа, схемы10 И 21 и 22, транзисторные ключи 23, шину 24земля.В предлагаемом устройстве процесс преобразования при изменении скорости входногосигнала У(1), не превышающей веса млад 15 шего разряда Йза время переходных процессов в одном такте преобразования т,р, происходит следующим образом,В исходном состоянии (при У,.;=О) уровень эталонного напряжения на выходе циф 20 ровых управляемых сопротивлений 1 в каждом разряде соответствует весу разряда иформируется под действием управляемых сигналов с выходов 3 и 4, предшествующих разрядов, подключающих с помощью соответст 25 вующих ключей 23 сопротивления 1 к шине 24,при этом триггеры 2 установлены в состояниенуль сигналом по шине 7.Характерными уровнями квантования вхного сигнала в процессе преобразования30 данного устройства являются1 вх = 2 айиУвх = (2 а+ 1 ) 1 и,где а=О, 1, 2, 15.Для четных уровней квантования факт равенства уровня эталонного напряжения и выходного сигнала фиксируется схемой 8 сравнения в -ом разряде 1).При положительном знаке производной входного сигнала код, соответствующий предшествующему уровню эталонного напряжения, в триггерах 2 устанавливается: в -ом разряде - нуль, в последующих - единица. Схема И П в -ом разряде по одному входу подготовлена сигналом с выхода 4 для распространения сигнала с выхода 9 в последующие разряды при формировании кода. Схема И 12 в -ом разряде не подготовлена по одному входу сигналом с выхода 3 для распространения сигнала с выхода 10. Сигнал факта равенства с выхода 9 в -ом разряде поступает на вход схемы И 11 и схемы ИЛИ 13. По окончании переходных процессов в схеме И 11 (т,) и схеме ИЛИ 13 (тз) в с-ом разряде и параллельно в схемах ИЛИ 14 (ти -- тз) последующих разрядов код в триггерах б соответствующих разрядов устанавливается одновременно. Под действием сигналов с выходов 3 и 4 -го разряда соответствующие транзисторные ключи 23 в младших по значимости разрядах подключают сопротивления 1 к шине 15 (тз+т), Знак приращения уровня эталонного напряжения определяется знаком производной входного сигнала.Одновременно ключи 23, управляемые сигналами с выходов 3 и 4 каждого последующего после -го разряда, подключают цифровые управляемые сопротивления 1 в младших по значимости разрядах к шине 24 с помощью соответствующих ключей 23. Знак приращения уровня эталонного напряжения противоположен знаку производной входного сигнала. Схемы 8 сравнения последующие после -го разрядов фиксируют превышение уровня эталонного напряжения входного сигнала. Однако распространение сигнала с выхода О по окончании переходных процессов в схемах 8 сРавнениЯ (тз) 1-го РазРЯда 1)1) в тРиггеры 2 младших по значимости разрядов исключается сигналом с выхода 3 в 1-ом разряде,При отрицательном знаке производной входного сигнала процесс преобразования аналогичен, за исключением того, что сигнал факта равенства распространяется с выхода 10 -го разряда в последующие через схемы И 12 (тд -- тц) и приводит в противоположное состояние триггеры 2 через схемы ИЛИ 13 по раздельным входам б.Продолжительность процесса преобразования на четном уровне квантования без учета переходных процессов в схемах 8 сравнения, последующих после -го разрядов, ограницичается одним шагом независимо от числа раз рядов выходного кода и определяется соотношением пр, - в ++ з + а + зз + Для нечетных уровней квантования при условии, что переходные процессы на предшествующем уровне квантования закончились, процесс преобразования ограничивается младшим разрядом. Факт равенства уровня эталонного напряжения и входного сигнала фиксируется схемой 8. При положительном знаке производной входного сигнала с выхода 9 сигнал факта равенства с задержкой по отношению к началу процесса преобразования на длительность переходных процессов в схеме 8 (тз) последовательно проходит в младшем и старшем разрядах постоянно подготов 55 60 65 5Если переходные процессы в схемах 8 в последующих после -го разрядах не закончились до момента начала процесса преобразования на следующем нечетном уровне кванто 10 вания, то происходит их наложение,Предположим, что после первого шага впроцессе преобразования на четном уровнеквантования схема 8 сравнения -го и последующих младших разрядах находится в со 15 стоянии единица, триггеры 2 в -ом разряде - в состоянии единица, а в последующихмладших разрядах - в состоянии нуль. Несоответствие состояния схемы 8 сравнения итриггера 2 в младшем разряде фиксируется20 схемой И 1 б, на входы которой с выходов 9и 10 схемы 8 сравнения поступают уровневыесигналы.При наложении переходных процессов, схема 8 сравнения, фиксируя факт равенства25 уровня эталонного напряжения и входногосигнала, не изменяет своего состояния.Несоответствие состояния схемы 8 и триггера 2 в младшем разряде выявляется импульсным сигналом, поступающим на третий30 вход схемы И 1 б. Импульсный сигнал формируется формирователем 18 при изменениисостояния триггера 2 на предшествующемуровне квантования и поступает на вход схемы И 1 б с задержкой в линии 19 задержки35 на время, необходимое для окончания переходных процессов в транзисторных ключах 23,управляемых сопротивлениях 1, схемах 8сравнения. Импульсный сигнал с выхода схемы И 1 б (тз=т) через схемы ИЛИ 1340 и раздельный вход 5 переводит триггеры 2 всоответствующее схеме 8 состояние.При входном сигнале с отрицательной производной несоответствие состояний схемы 8сравнения и триггера 2 в младшем разряде45 выявляется схемой И 17.11 родолжительность процесса преобразования на нечетном уровне квантования при наложении переходных процессов определяетсясоотношением50прн - з ++ э + йленных по одному входу схему И 11 (т), схему ИЛИ 13 (тд) и переводит триггер 2 (тр) по раздельному входу 5 импульсным сигналом в соответствующее схеме 8 состояние.При отрицательном знаке производной входного сигнала с выхода 1 О сигнал факта равенства поступает на схему И 12 (тд в в = с). Под действием импульсного сигнала триггер 2 с выхода схемы ИЛИ 14 (т 4= =тз) переходит в соответствующее схеме 8 сравнения состояние на вход б.Процесс преобразования является одношаговым, его продолжительность на различных характерных уровнях квантования отличается на время переходных процессов в ключах 23 и сопротивлениях 1 (т 23+т 1).Для расчета максимальной частоты преобразуемого входного сигнала принимаем тпр -- =т,р, . Запаздывание установления кода в триггерах 2 на различных уровнях квантования (тн) постоянно и не зависит от числа разрядов устройства,Для считывания кода, сформированного в триггерах 2 в кодовые шины 20, в каждом разряде сигнал с выхода 3 подается на один из входов схемы И 21, а с выхода 4 - на один из входов схемы И 22, На другой вход схем И 21 и 22 подается сигнал опроса, сформированный формирователем 18 при изменении состояния триггера 2 в младшем разряде, Процесс считывания кода, продолжительность которого (т,) постоянна и не входит во время т,р, может осуществляться в течение времени т, при преобразовании входного сигнала на следующем уровне. квантования.5 10 15 Предмет изобретенияАналого-цифровой преобразователь, содержащий в каждом разряде схему сравнения, триггер, схемы ИЛИ, входы которых соединены с выходами схемы сравнения старшего разряда и с выходами схем И предыдущих разрядов, а выходы подключены ко входам триггера, схемы И, соединенные с выходами триггера, цифровые управляемые сопротивления и ключи, подключенные к выходам триггеров предыдущих разрядов, отличаюшийся тем, что, с целью повышения быстродействия и точности преобразования, в младшем разряде выходы схемы сравнения подключены ко входам четырех схем И, выходы которых через схемы ИЛИ соединены со входами триггера, вторые входы двух схем И через линию задержки подключены к выходу формирователя импульсов, третьи входы двух схем И соединены с выходами триггера и входами формирователя импульсов. 20 25 30 35 Считывание кода с выходов 3 и 4 по окончании переходных процессов полностью исключает ошибки из-за наложения импульсов считывания на переходные процессы в тригге. рах 2. Запаздывание выходного кода в шинах 20 по отношению к началу процесса преобразования определяет динамическую погрешность преобразования устройства и складывается из времени т+тс, Отнесение кода на шинах 20 при регистрации к моменту начала процесса преобразования, ввиду постоянства т,+т, на различных уровнях квантования, позволяет исключить составляющую динамической погрешности из общей погрешности преобразования.нпографня, пр. Сапунова,Заказ 1077/4 Изд.1270 Тираж 780ЦНИИПИ Комитета по делам изобретений и открытий при СоветеМосква, Ж, Раушская наб., д. 4/5 Подписноеистров СССР