Аналого-цифровой преобразователь

Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 28,Ч 111.1970 ( 1472203/26-9) Н 031 с 13/20Ст 06 3/00 присоединением заявкиПриоритетОпубликовано 14,Ч 1,1972. БюллетеньДата опубликования описания 29 Х 1.1972 омитет по деламретений и открытийСовете МинистровСССР УДК 681.32(0 вторыобретения П. М. Аникин, И, А. Бабанов, Э. Г. Баранова и Л. М. Лукьян 3 аявител РГ ут е д НАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ Изобретение относится к импульсной гехнике.Известен аналого-цифровой преобразователь, основанный на двухтактном интегрировании и содержит интегратор, выполненный на операционном усилителе с резистором на входе и конденсатором в цепи обратной связи, ключи для коммутации входного и эталонного напряжений, компаратор, счетчик и устройство управления.Цель изобретения - повышение помехозащищенности с одновременным исключением влияния на точность преобразования как изменения частоты помехи, так и нестабильности частоты заполняющих импульсов, Достигается она тем, что предлагаемый преобразователь содержит устройство синхронизации, устройство формирования интервала первого такта интегрирования в виде, например, последовательно соединенных фильтра, усилителя переменного тока, дифференцирующей цепочки, схемы совпадения и пересчетной схемы, устройство коррекции первого такта интегрирования, состоящее из ячейки запоминания аналоговой величины со входным и выходным ключами, причем два выхода устройства синхронизации подключены к двум первым входам устройства управления, третий выход - ко входу схемы совпадения, входы устройства Синхронизации подсоединены первый - к ши 2не сигнала пуска, второй - к выходу дифференцирующей цепочки устройства формирования интервала первого такта интегрирования, входы фильтра которого подключены к земля ной и входной клеммам преобразователя,На фиг, 1 приведена функциональная схемаустройства; на фиг. 2 - временные диаграммыего работы.Измеряемый входной сигнал а (фиг. 2), со держащий наложенную на него помеху с некоторой частотой, поступает на клеммы 1 и 2.В начальный момент ключ 3 закрыт, Напряжение б на выходе интегратора равно нулю.Триггеры 4 - б устройства управления 7 - в 15 нулевом состоянии, т. е. с их выходов, подключенных ко входам схемы совпадения 8, выдаются сигналы высокого уровня. В,результате совпадения этих сигналов на вход инвертора 9 поступает высокое напряжение, которое 20 открывает его, и на выходе образуется нулевой потенциал. Этот потенциал поступает на входы схем совпадения 10, 11 и препятствует прохождению импульсов от одновибраторов 12, 18, т. е. генератор заполняющих импульсов 25 не вырабатывает. Ключ 14, а также ключи 15и 1 б устройства 17 коррекции первого такта интегрирования закрыты, С нулевого выхода триггера 18 устройства синхронизации 19 на вход формирователя 20 устройства управле пия 7 поступает сигнал высокого уровня, а сединичного выхода этого же триггера нулевой потенциал поступает на вход схемы совпадения 21 устройства 22 формирования интервала первого такта интегрирования и препятствует прохождению через него продифференцированных импульсов от дифференцирующей цепочки 23.С выхода одновибратора 24 сигнал, равный нулю, поступает на вход схемы совпадения 25 устройства синхронизации 19 и на вход формирователя 2 б устройства управления 7, Поданный на клеммы 1 и 2 преобразователя измеряемый сигнал подводится к фильтру 27, В результате на выходе фильтра выделяется переменная составляющая в (фиг. 2), которая подается на вход усилителя 28. С выхода этого усилителя напряжение г поступает на дифференцирующую цепочку 23, и на ее выходе образуются импульсы д. Таким образом, на вход схемы совпадения 21 устройства 22 и на вход схемы совпадения 25 устройства синхронизации 19 поступают импульсы с выхода дифференцирующей цепочки 23. Пе импульсу е начала преобразования, поступающему через клемму 29, с выхода одновибратора 24 выдается сигнал ж высокого уровня, длительность которого превышает половину периода присутствующей помехи. Этот сигнал. разрешает прохождение через схему совпадения 25 однополярного импульса, который, поступая на вход триггера 18, переводит его в состояние единицы, т. е, на вход схемы совпадения 21 устройства 22 поступает сигнал и высокого уровня. В результате продифференцированные однополярные импульсы с периодом, равным периоду помехи, поступают на вход пересчетного устройства 30 и подсчитываются им до тех пор, пока число в пере- счетном устройстве не станет равным заранее заданной величине. В тот же самый момент изменение состояния триггера 18 приводит к тому, что формирователь 20 устройства управления 7 выдает импульс, по которому триггер 4 переходит в состояние единица, а на его единичном выходе появляется сигнал к высокого уровнякоторый открывает ключ 3. Нулевой выход этого триггера запускает одно- вибратор 12 через схему ИЛИ 31 и образует на выходе схемы совпадения 8 сигнал, равный нулю, который, попадая на вход инвертора 9, закрывает его. Образовавшееся на выходе инвертора высокое напряжение, попадая на входы схем совпадения 10 и 11, разрешает прохождение через них выходных импульсов от .одновибраторов 12 и 13. В результате этого генератор заполняющих импульсов начинает работать. Импульсы л с его выхода поступают на счетный вход счетчика 32 и параллельно через схему ИЛИ - на вход одновибратора 18.На выходе интегратора напряжение б начинает возрастать. Счетчик 32 подсчитывает импульсы заданного интервала первого такта интегрирования. 5 10 15 20 25 30 35 40 45 50 55 60 65 4При приеме определенного числа продиффе. ренцированных однополярных импульсов, число которых кратно периоду сигнала помехи, пересчетное устройство 30 выдает сигнал малой длительности, по которому открывается ключ 15 устройства 17, и входной уровень передается для запоминания в ячейку 33, По этому же сигналу триггер 4 переключается в нулевое состояние, а триггер б - в состояние единица. Высокий потенциал м на единичном выходе последнего открывает ключ 1 б, и ячейка 33, хранящая значение аналоговой величины, подключается ко входу интегратора. Таким образом продолжается первый такт интегрирования коррекцией от измеряемого сигнала. При заполнении счетчика 32 он выдает сигнал, по которому триггер 5 переводится в нулевое состояние, а триггер б - в состояние единица, и высокое напряжение к на его единичном выходе открывает ключ 14, подключая тем самым ко входу интегратора постоянный эталонный уровень. С этого момента начинается второй такт интегрирования, а напряжение б по линейному закону снижается до нуля. Триггер б своим нулевым выходом удерживает инвертор 9 в закрытом состоянии, .а генератор заполняющих импульсов продолжает работать. Счетчик 32 подсчитывает число импульсов за период второго такта интегрирования. В момент, когда напряжение на выходе интегратора становится равным нулю, компаратор 34 выдает сигнал о, по которому триггеры 18 и б устанавливаются в исходное состояние (нулевое), а генератор прекращает работу в результате появления нулевого потенциала на выходе инвертора 9.Результат преобразования в цифровом коде выдается с выхода счетчика 32.При отсутствии помехи на входном сигнале преобразование ,начинается по команде, поступающей через клемму 29. С приходом импульса начала преобразования срабатывает одновибратор 24, и на его выходе появляегся сигнал высокого уровня. После возвращения одновибратора в исходное состояние формирователь 2 б устройства управления 7 выдает импульс, по которому триггер 4 переключается в состояние единица.Сигнал высокого уровня единичного выхода триггера 4 открывает ключ 3, который подключает измеряемое напряжение ко входу интегратора. Изменение потенциала на нулевом выходе триггера 4 приводит к закрыванию инвертора 9 аналогично тому, как было описано ранее, и к запуску одновибратора 12.Генератор заполняющих импульсов начинает работать, а счетчик 32 подсчитывает импульсы интервала первого такта интегрирования, После заполнения счетчика с его выхода выдается сигнал, по которому триггер 4, переходя в исходное состояние, закрывает ключ 3, а триггер б, переключившись в состояние единица, открывает ключ 14, подключая тем самым ко входу интегратора постоянный эталонный уровень и удерживая генератор заполняющих импульсов в режиме генерации, При равенстве нулю напряжения на выходе интегратора компаратор 34 выдает импульс окончания преобразования, который переводит триггер б в исходное состояние, а тот, в свою очередь, останавливает генератор подачи нулевого потенциала на входы схем совпадения 10 и 11 с выхода инвертора 9 и закрывает ключ 14. Результат преобразования выдаегся с выхода счетчика З 2. Предмет изобретения1. Аналого-цифровой преобразователь, основанный на двухтактном интегрировании и содержащий интегратор, например, выполненный на операционном усилителе с резистором на входе и конденсатором в цепи обратной связи, ключи для коммутации входного и эталонного напряжений, компаратор, счетчик и устройство управления, отличающийся тем, что, с целью повышения помехозащищенности с одновременным исключением влияния на точность преобразования как изменения частоты помехи, так и нестабильности частоты заполняющих импульсов, он содержит устройство синхронизации, устройство формирования интервала первого такта интегрирования, например, выполненное в виде последовательно соединенных фильтра, усилителя переменного тока, дифференцирующей цепочки, схемы совпадения и пересчетной схемы, устройство коррекции первого такта интегрирования, состоящее из ячейки запоминания аналоговой ве личины со входным и выходным ключами, причем два выхода устройства синхронизации подключены к двум первым входам устройства управления, третий выход - ко входу схемы совпадения, входы устройства синхро низации подсоединены первый - к шине сигнала пуска, второй - к выходу дифференцирующей цепочки устройства формирования интервала первого такта интегрирования, входы фильтра которого подключены к земляной и 15 входной клеммам преобразователя.2. Преобразователь по п. 1, отличающийсятем, что, с целью синхронного выполнения преобразования как при наличии помехи, так и при ее отсутствии, устройство синхронизации 20 выполнено в виде одновибратора и триггерасо схемой совпадения на единичном входе, при этом вход одновибратора соединен с шиной сигнала начала преобразования, нулевой вход триггера - с выходом компаратора, один 25 из входов схемы совпадения - с одним из выходов устройства формирования интервала первого такта интегрирования, нулевой выход триггера и второй вход схемы совпадения подгключены к двум входам устройства управлеЗ 0 Ни Я..ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д, 4(5