Всесоюзная, ядш1т1о. га1; -т н. i-. jу -” « -• • j gt; amp; •__ьлиотека

315283 ОПИСАНИЕ изоы етЕНИя К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 30,111.1970 ( 1420351/26-9)с присоединением заявки31 3,7 МП ПриоритетОпубликовано 21.1 ХДата опубликовани Комитет по делам изобретеиий и открмтий при Совете Мииистров СССРАвторизобретени Кислюк НСЕСОДР 11341 11 Г си аявител РОЙСТВО ДЛЯ ПРИЕМА ШУМОПОДОБНЫХ СИНХРОСИГНАЛОВ Изобреной техниема шумобыть испных,нерато сти импульс твам для при алов и може передачи дан ге ра временных меток с периодом повторения, а выход блока памягп досто 1(гЛверности и выход перемножптеля, связанного 5 своим входом с выходом блока памяти знаков,подключены через формирователь весовых коэффициентов ко входу счетчика интегратора, соединенного своими параллельными выходами со входом узла анализа через ячейки 10 блокировки, входы управления которых подключены к дешифратору порогового состояния счетчика интегратора через триггер памяти. Вход установки триггера памяти, вход установки счетчика интегратора, вход опроса 15 ячеек блокировки, вход разрешения ячеек записи и вход запрета ячеек перезаписи блоков памяти подключены к выходу импульсов генератора временных меток с периодом следования -2 ние относится к и, а именно к ус одобных синхро ьзовано в систе л й 0 КНа чертема предлагвый каскадкаскад с ну5 ка; 4 - блгистр; 6 -записи; 8тель весовытор; 11 -же приведена функцио аемого устройства, где без нулевой зоны; 2 левой зоной; 3 - блок ок памяти достоверос ячейка записи; 7 - я - перемножитель; 9 - х коэффициентов; 10 дешифратор пороговог р памяти; 1 т - ячейк тригг Известны устроиства для приема шумоподобных синхросигналов значности У с длительностью элементарной посылки т при шаге вантования по времени - , состоящие иК коррелятора и определителя момента появления импульса на выходе коррелятора, Такой коррелятор включает в себя генератор временных меток, перемножители и интеграторы с ключами,Недостатком этих устройств является наличие большого числа перемножителей и интеграторов.Целью изобретения является упрощение устройства при увеличении числа правильно принятых синхросигналов.Достигается это тем, что блок памяти знака и блок памяти достоверности для осуществления последовательного корреляционного приема синхросигналов с двунулевой зоной выполнены в виде К 1 ч-разрядного регистра, выход КХ - 1-го разряда которого подключен к его входу через ячейку перезаписи, и вход продвижения подсоединен к выходу импульсов нальная схе-.1 - порого - пороговый памяти знати; 5 - речейка пере- формпрова - пнтеграо состояния; и блокиров.ки; 14 - узел анализа; 15 - генератор временных меток.Сигнал с выхода радиоприемника поступает в каскад 1 без нулевой зоны ц каскад 2 с нулевой зоной. Сигнал ца выходе каскада 1 без нулевой зоны характеризует знак принимаемой посылки (едишща цли цуль), а ца выходе каскада 2 с нулевой зоной - достоверность принимаемой посылки (напряжение принимаемого сигнала находится внутри нулевой зоны или вне нулевой зоны). К раз за время одной посылки сигнал с выхода каскада 1 без нулевой зоны переписывается в блок 3 памяти знака. В блоке памяти знака храьштся результат опроса входного сигнала за предшествучощий отрезок времени длиною Лт, для чего объем памяти должен быть равен ЛК двоичных единиц, За время -- междуКдвумя соседними опросами производится считывание всей информации, хранящейся в блоке памяти знака, Сипьал с выхода блока 3 памяти знака поступает ца перемножитель 8, на другой вход которого проходит опорный сцнхросигнал (в обратном коде), формируемый генератором временных меток 15 со скоростью в ЯК раз большей, чем в радиоканале. Одновременно происходит считывание сигналов достоверности с блока 4 памяти достоверности, В зависимости от значения выходных сигналов блоков 3 и 4 возможны четыре варианта решений, выносимых в формирователе весовых коэффициентов 9, связанном с выходами перемножителя 8 и блока 4 памяти достоверности, Если знак посылки правилен, и принимаемый сигььал находится вце нулевой зоны, то во время элементарного интервала сравнения, равного - , на выходе форКЧмирователя весовых коэффициентов 9 формируется число Уо. Если знак посылки праьььТ- лен, а принимаемый сигнал находится в нулевой зоне, то формируется число У(Во. В случае когда знак посылки неправилен, а принимаемый сигнал находится в нулевой зоне, ца выходе формирователя весовых коэффициентов 9 формируется число В=КО - Вь. Если же знак посылки цеправилец, а принимаемый сигнал находится вце нулевой зоны, то выдается нулевое число,Числа с выхода формирователя весовых коэффициентов 9 проходят на интегратор 10, счетчик 16 которого имеет емкость ЧКЮо Счетчик подсчитывает суммарное число, полученное в результате перемножения опорного синхросигнала с сигналом, находящимся в блоках 3 и 4 памяти. Перед началом каждого цикла перемножения счетчик устанавливается в нулевое состояние стробирующими импульсами с генератора временных меток 16, поступающими по цепи 17 с периодом - -. ПриК наличии в счетчике 16 состояния, соответствующего некоторой пороговой величине М, ца выходе дешифратор а порогового состояния 11, 5 10 15 20 25 30 35 40 45 50 55 60 65 подсоединенного к разрядам счетчика, вырабатывас;ся импульс, устанавливающий триггер памяти 12 в состояние а 1. В результате этого на ячейки блокировки 13 с выхода триг. гера памяти 12 поступает разрешающий сигнал. Число ячеек олокцровки 13 равно числу разрядов счетчика 16. Параллельные выходы счетчика 16 подсоедицецьь через ячейки блокировки 13 к узлу анализа 14,Если к концу цикла перемножения в счетчике окажется состояние, соответствующее числу 5)М, то в момент окончания цикла на ячейки блокировки 13 будет поступать с триггера 12 разрешающий сигнал. Тогда стробирующий импульс, поступающий на вход опроса ячеек блокировки 13, перепишет состояние разрядов счетчика 16 в приемный регистр сдвига 18 узла анализа 14. Таким образом, если в результате цикла перемцоькения будет получено число 5, большее некоторой пороговой величины М, то это число 5 проходит в узел ацализа, в противном случае - не проходит.Всякий раз, когда число 5 ь поступившее в приемный регистр 18, превышает число 5, находящееся в его регистре памяти 19, на выход устройства выдается сцнхроимпульс, а в регистр памяти 19 записывается число 5 ь Если же 5(5 то синхроимпульс не вырабатывается, и в регистре памяти 9 остается число 5.Ниже подробно рассматривается работа основных блоков устройства.Блок 3 памяти знака состоит из ячеек записи б и перезаписи 7 (схем И), ячеек объединения 20 (схема ИЛИ) и регистра б. Ко входу разрешения ячейки записи б подсоединен выход 21 генератора временных ме. ток 15, по которому в течение времениКМ поступает сигнал уровня 1, после чего в те./ 1чение времени в1 -- ) - сигнал уровня 0. На потенциальный вход ячейки перезаписи 7 подается по цепи 22 сигнал, обратный сигналу на выходе 21.Регистр 5 имеет КЯ разрядов. Выход К 1 Ч - 1-го разряда подсоединен к ячейке пе. резаписи 7. Продвигающие импульсы на регистр поступают с генератора временных меток 16 по цепи 23 с периодом повторенияКфМПеремножцтель 8 выполнен в виде сумматора по модулю два.Формирователь весовых коэффициентов 9 состоит цз ячеек 24 - 26 (схем И) и ячейки 27 (схемы ИЛИ), К ячейке 24 подсоединен выход единиц регистра блока 4 памяти до. стоверцостц и выход единиц перемцожителя 8.Если принимаемый сигнал находится вце нулевой зоны, и его знак совпадает со знаком сипхросцгцала, то ца оба входа ячейки 24 поступают уровни 1, Тогда на выходе формирователя весовых коэффициентов 9 выда.ется уровеньв течение всего элементарного интервала сравнения -КУЕсли принимаемый сигнал имеет верный знак и находится внутри нулевой зоны, то на выходе ячейки 24 оказывается уровень 0, При этом с выхода нулей блока 4 памяти достоверности и выхода единиц перемножителя 8 на ячейку 25 поступают сигналы уровня . Кроме того, на ячейку 25 подаются с генератора временных меток 15 по цепи 28И импульсы длительностью б,= --с периодом повторения . Тогда на выходеКУячейки 25, а значит, и формирователя весовых коэффициентов 9 формируется уровеньв течение времени ЬьЕсли принимаемый сигнал имеет неверный знак и находится внутри нулевой зоны, та ца выходах ячеек 24 и 25 в течение всего элементарного интервала сравнения присутствует уровень 0, При этом на ячейку 26 с выходов нулей блока 4 памяти достоверности и перемцожителя 8 проходят сигналы уровня , Кроме того, по цепи 29 с генератора временных меток 15 на ячейку 26 подается сигнал, обратный сигналу, поступающему по цепи 28. Поэтому на выходе формирователя весовых коэффициентов 9 появляется уровеньв течение времених 1 --- ) . Если же принимаемый сигнал имеет неверный знак и находится вне нулевой зоны, то в течение всего элементарного интервала сравнения на выходе формирователя весовых коэффициентов 9 присутствует уровень 0.Интегратор 10 состоит из ячеек 30 - 32 (схем И) и счетчика 16 с емкостью КУГо, С генератора временных меток 15 иа вход ячейки 30 подаются короткие импульсы с периодом повторения . В момент началаКВасицхросигцала, поступающего с генератора временных меток 15 на перемножитель 8, импульс на входе ячейки 30 отсутствует и в это время ца интегратор 10 подается по цепи 17 стробирующий импульс (с периодом -).К С формирователя весовых коэффициентов 9 на ячейку 30 поступают числа в виде сигнала определенной длительности, а на ее выходе этот сигнал преобразуется в число импульсов. К моменту прихода стробирующего импульса в счетчике 16 образуется число, соответствующее результату перемножения принимаемого и опорного сигналов. Стробирующии импульс устанавливает па нуль все разряды счетчика за исключецием первого, в который по цепям установки через ячейки 31 и 32 осуществляется запись входного сигнала, соответствующего началу следующего диска перемножителя. К выходам счетчика интегратора 10 подсоединен дешифратор порогового состояния 11, выполненный на ячейке совпадения.5 10 15 20 25 30 35 40 45 50 55 60 65 ЬДля устранения влияния триггера памяти 12 во время установки этого триггера в нулевое состояние стробирующим импульсом на опрос ячейки 13 служит узел задержки 33.Узел анализа 14 состоит из регистров 18 и 19 с таким же числом разрядов 5, что и в счетчике 16, ячеек 34 - 37 (схем И), ячейки 38 (схема ИЛИ), триггеров 39 и 40. По цепи 41 генератора временных меток 15 в узел анализа 14 подается во время каждого цикла перемножения 5 импульсов с периодом повторения (при 5(Л), Эти импульсы подаКУются на вход продвижения регистра сдвига 18 и регистра памяти 19, а также на входы опроса ячеек 34 и 35. Выходы сдшшц регистров 18 и 19 подсоединены ко входам ячеек 36 и 37, а выход пулей - ко входам ячеек 34 и 35 соответственно, К информационному входу регистра 19 подключена ячейка 38. Параллельные входы ячеек регистра сдвига 18 связаны с ячейками блокировки 13. Сигнал смены состояния триггера 40, когда уровеньна его выходе сменялся уровнем 0, служит сигналом синхронизации оконечной аппаратуры (цепь 42). По окончании сеанса связи или при обнаружении ложной спцхраппз- ции с оконечной аппаратуры по цепи 43 подается сигнал ца установку в нуль регистра 19.Для формирования всех необходимых управляющих сигналов и опорного синхросигнала служит генератор временных меток 15.Генератор 15 содержит задающий генератор 44, вырабатывающий импульсы с периодом повторения, которые поступаютК-Л 11на делитель 45 с коэффициентом деления Го. С выхода делителя 45 импульсы с периодом повторения проходят на вход делителя 46К-Жс коэффициентом деления 1 х, мпу.".ьсы с вы. хода делителя 45, а также с дешпфратора 47 числа К подсоединенного к параллельным выходам делителя 45, поданы на раздельные входы триггера 48, формирующего погецциалы в цепях 28 и 29. мпульсы с выхода делителя 46 с периодам повторенияподаныКЮна вход продвижения Х разрядного регисгра сдш га 49, служащего для генерирования шумоподабпого сицхросигнала. В цепи обратпои связи регистра находятся ячейки 50 - 52хемы ИЛИ) и ицвертор 53. Ячейка 50 подсоедииена к разрядам регистра сдвига, имеющих номер тех символов шумоподобцого сицхросигнала, которым соответствует уровень 0. Поэтому при последовательном продвижении в регистре сдвига 49 одной едицицы, па выходе ячейки 50 формируется инвертированный синхросигнал. Входы ячейки 51 подсоединены к остальным разрядам регистра сдвига 49. Поэтому ца вход регистра сдвига 49 записываегся с инвертора 53 сигнал единицы только при наличии во всех разрядах регистраказ 3030/14 Изд.1270 Тираж 473 Подписное -1 ИИПИ Комитета по делам изобретении и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 415 апунова, 2 ипография усигналов нуля. Сигнал с выхода дешифра- тора 54 К-го состояния делителя 46 вместе с сигналом с М-го разряда регистра сдвига 49 подаются на ячейку 55 (схема И), с выхода которой снимается сигнал на выход 21, а 5 ;ерез инвертор 56 - сигнал по цепи 22. Сигнал с выхода дешифратора 57 числа Уо делителя 45 вместе с сигналом с выхода ячейки 55 поступает на ячейку 58 (схему И), Сигнал с выхода ячейки 58 служит для формиро вания стробирующего импульса, что обеспечивается с помощью ячейки 59 (схемы И), импульсный вход которой подсоединен к задающему генератору 44, Для формирования импульсов опроса ячейки 80 интегратора 10 слу жат ячейка 60 (схема И) и инвертор 61, Для формирования импульсов продвижения узла анализа 14 служат триггер 62 и ячейка 68 (схема И), Раздельные входы триггера 62 подсоединены к выходу второго и 51-го 20 р азр ядов регистр а сдвига 49. Предмет изобретенияУстройство для приема шумоподобных синхросигналов значности У с длительностью 25 элементарной посылки т при шаге квантования по времени - , содержащее пороговыйКкаскад без нулевой зоны, пороговый каскад с нулевой зоной, блок памяти знака, блок па мяти достоверности, перемножитель, интегратор, генератор временных меток и узел анализа, отгичаюигееся тем, что, с целью упрощения устройства при увеличении числа правильно принятых синхросигналов, упомянутые блок памяти знака и блок памяти достоверности выполнены в виде КХ-разрядного регистра, выход КХ - 1-го разряда которого подклгочен к его входу через ячейку персзаписи, и вход продвижения подсоединен к выходу импульсов указанного генератора временных меток с периодом повторения , а выход блоК-Ука памяти достоверности и выход перемножителя, связанного своим входом с выходом блока памяти знаков, подключены через формирователь весовых коэффициентов ко входу счетчика интегратора, соединенного своими параллельными выходами со входом узла анализа через ячейки блокировки, входы управления которых подключены к дешифратору порогового состояния счетчика и 11 тегратора через триггер памяти, при этом вход установки триггера памяти, вход установки счетчика интегратора, вход опроса ячеек блокировки, вход разрешения ячеек записи и вход запрета ячеек перезаписи блоков памяти подключены к выходу импульсов генератора временных меток с периодом следованияК