Устройство для исправления ошибок в кодовой комбинации

союз советскихсоцидлистическиРЕСПУБЛИК 616 А 1 03 М 13/О ГОСУДАРСТВЕННОЕ ПАТЕНТНОведомство сссР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗО ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРМ 1374434, кл. Н 03 Н 13/02, 25.08. 86.Авторское свидетельство СССРМ 1077050, кл. Н 03 Н 13/00, 9,11,82,Авторское свидетельство СССРМ 634469, кл. Н 03 М 13/02, 13.05.77.(54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯОШИБОК В КОДОВОЙ КОМБИНАЦИИ(57) Изобретение относится к электросвязии может быть использовано в системах пеИзобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации с решающей обратной связью.Целью изобретения является повышение вероятности обнаружения ошибки.На чертеже изображена блок-схема предлагаемого устройства.Устройство содержит пороговые блоки 1 и 2, ключ 3, элементы ИЛИ 6, 11, 13, счетчик 4, дешифратор 5, накопитель 7, сумматоры 8, 10 по модулю два, элемент И 9, блок 12 обнаружения ошибок.Входы пороговых блоков 1,2 соединены со входом устройства. первым выходом которого является выход накопителя 7, а вторым выходом - выход элемента ИЛИ 13. Выход порогового блока 1 подключен ко входу ключа 3, первый выход которого подключен к первым входам сумматоров 8, 10 по модулю два. Второй выход ключа 3 подключен к первым входам элементов ИЛИ 6, 11. Выход порогового блока 2 подключен к редачи дискретной информации с решающей обратной связью. Цель изобретения - повышение вероятности обнаружения ошибки. Устройство дополнительно содержит счетчик, дешифратор, элемент ИЛИ, Вновь введенные элементы позволяют реализовать алгоритм, при котором обнаруживается ошибка кратности 9 И 3 - 1 (б - кодовое расстояние) за счет учета "стираний" в каждом повторении кодовой комбинации. За счет использования "стираний" для обнаружения ошибок кратности 9;б -1 в устройстве удалось повысить вероятность обнаружения ошибок и уменьшить вероятность трансформации. 1 ил,первому входу элемента И 9 и через последовательно соединенные счетчик 4 и дешифратор 5 - с третьим входом накопителя 7 и вторымц входами ключа 3 и элемента ИЛИ 13, Первый выход блока 12 обнаружения ошибок подключен к первому входу элемента ИЛИ 13, а второй выход подключен к третьему входу ключа 3 и ко второму входу накопителя 7, выход которого подключен ко второму входу сумматора 8 по модулю два, выход которого подключен ко второму входу элемента И 9, выход которого подключеч ко второму входу сумматора 10 по модулю два, выход которого подключен ко вторым входам элемента ИЛИ 11 и ИЛИ 16, выходы которых подключены соответственно ко входу блока 12 обнаружения ошибок и к первому входу накопителя 7,Все элементы и блоки известного устройства, за исключением ключа 3 и накопителя 7. функционируют без изменений, поэтому поясним назначение вновь введенных элементов, ключа 3 и накопителя 7.Ключ 3 коммутирует информацию, поступающую с выхода порогового блока 1 на вход элемента ИЛИ 6. В случае, если кодовая комбинация принята с ошибками, но ее возможно испольэовать для исправления оши бок, по сигналам, поступающим от дешифратора 5 на второй и от блока 12 обнаружения ошибок на третий входы, ключ 3 коммутирует информацию с выхода порогового блока 1 на сумматоры 8 и 10 по моду л,ю два.Счетчик 4 подсчитывает количество сигналов стираний О, вырабатываемых пороговым блоком 2, которые свидетельствуют о ненадежности принятых элементов кодовой комбинации.Дешифратор 5 служит для выдачи сигнала при превышении количества стираний д числа б, где б - кодовое расстояние.Накопитель 7 предназначен для накоп ления кодовой комбинации, поступающей с эломента ИЛИ 6, и ее выдачи по сигналам управления, поступающим на второй и третий входы от блока 12 обнаружения ошибок и дешифратора 5, на первый выход, являю щийся выходом устройства, или второй выход, соединенный с сумматором 8 га модулю два.Назначение элемента ИЛИ 13 не требу ет пояснений, 30.Вновь введенные элементы могут быть реализованы на стандартных микросхемах, выпускаемых отечественной промышленностью.Устройство работает следующим абра зом.Счетчик 4 и накопитель 7 обнулены, ключ 3 скаммутираван на второй выход, устройство синхронизировано со входным информационным потоком. Счетчик 4 40 обнулчется перед каждым повтором кодовой комбинации.Принимаемая кодовая комбинация со входа устройства поступает на пороговые блоки 1 и 2, Пороговый блок 1 отождествля ет элементы Х 2 кодовой комбинации с О или 1, сравнивая их с порогом П 0, т,е, реализует првило 1,Х П,О,Х П.Пороговый блок 2 выносит решение О качестве принимаемого символа Х 1 иесли он не мажет быть достаточна тОчнО ОтОждествлен с О или 1, выдает сигнал стирания О, Таким образом,реализуется правилоХ,О,Л 1 А П 20, П 1Х 1 или ХП 2 где П 1 и П 2 - уровни порогов, причем П 1ПОГ 12 и П 2-ПО = ПО-Г 11,С выхода порогового блока 1 комбинация в виде последовательности нулей и единиц через ключ 3 и элемент ИЛИ 6 записывается в накопитель 7, а через элемент ИЛИ 11 комбинация вводится в блок 12 обнаружения ошибок. Одновременно счетчик 4 подсчитывает количества сигналов стираний Й, соответствующих некачественным элементам принимаемой кодовой комбинации, По синхроимпульсу окончания кодовой комбинации; в случае Х 6бпоявляется сигнал на выходе дешифратора 5; в случае обнаружения ошибки блоком 12 обнаружения ошибок сигнал появляется на первом выходе блока 12, в противном случае - на втором см, таблицу).В том случае, когда по окончании приема кодовой комбинации дешифратор 5 выдает сигнал, свидетельствующий о там, что Х Йб, ключ 3 остается скоммутированным на второй выход, информация из накопителя 7 стирается, а через элемент ИЛИ 13 проходит сигнал переспроса на повторную передачу. Таким образам, при 7 Й0-1 предполагается, что возможна ошибка, превышаащая обнаруживаощую способность кода. И, независима от результата поиска ошибок кодам, формируется сигнал переспроса, а комбинация; в которой предполагается ошибка кратности больше 0-1, стираемся, т.к, при исправлении такой комбинации повышается вероятность ошибки (вероятность трансформации). Прием кодовой комбинации начинается сначала,Если блок 12 обнаружения ошибок не обнаруживает ошибок в кодовой комбинации и Х Йб, то считается, что кодовая комбинация принята без ошибок. В этом случае клепач 3 остается скоммутированным на выход 2, с выхода элемента ИЛИ 13 сигнал переспроса не формируется, а информация из накопителя 7 вцдается на первый выход устройства.Если блок 12 обнаружения ошибок обнаружил ошибку в кодовой комбинации, а Ж Й0-1, ТО саес, чта адова комбинация принята с ОшибкОЙ малой кратности и может быть использована при исправлении ошибок во втором повторе кодовой комбинации. В этом случае ключ 3 переключается на первый выход, связанный с сумматорами 8 и 10 по модулю два, с выхода элемента ИЛИ 13 формируется сигнал переспроса, а накопитель 7 переключается на второй выход, связанный с сумматором 8 по модулю два. Принятая комбинация второго повторения с первого вы 1830 б 16хода ключа 3 через сумматор 10 по модулюдва и элемент ИЛИ 6, осуществляя последовательный сдвиг содержимого накопителя 7в сумматор 8 по модулю два, записываетсяв накопитель 7, а через элемент ИЛИ 11 5поступает в блок 12 обна 1 ужения ошибок.Счетчик 4 аналогично в шеописанномуподсчитывает количество игналов стирания Й, соответствующих эл.ментам второгоповторения, Если код не обнаружил ошибку 10и Х Й 0-1, то информ," ия иэ накопителя7 поступает на выход ус 1,ойства, В случае,когда Х Й0-1, устройство работает аналогично описанному выше. Для уменьшения числа потерь, возникающих в случае 15искажения обоих повторений (Х Й д),обеспечивается исправление ошибки вовтором повторении комбинации, Для этогопри приеме второго повторения на сумматоре 8 по модулю два происходит поразрядное сравнение обеих комбинаций приодновременном выявлении пороговым блоком 2 ненадежных элементов стираний)второго повторения, Результат сравненияпоступает на элемент И 9, на который также 25выдаются сигналы стирания, формируемые.пороговым блоком 2. Инвертирование разрядов комбинации второго повторения насумматоре 10 по модулю два происходит втом случае, когда на первом и втором входах 30элемента И 9 одновременно появляютсясигнал несовпадения двух повторений, формируемый сумматором 8 по модулю два, исигнал стирания Й, выявленный пороговым блоком 2. В абсолютном большинстве 35случаев (при Х Й 0-1 в обоих повторах)это соответствует исправлению искаженийкомбинации,Таким образом, при использовании сигналов стираний О во всех повторениях кодовой комбинации для обнаружения ошибок,удалось значительно повысить вероятностиобнаружения ошибки и снизить вероятность трансформации за счет обнаруженияошибок кратности больше б45Оценим технико-экономическую эффективность предлагаемого устройства посравнению с известным.Вероятность обнаружения ошибки в известном устройстве Роо определяется обнаруживающей способностью кода и равнаРоо, Ркод , Сп Ро(1-Р ), (1)55где Ркод - вероятность обнаружения ошибок кодом;Ро - . вероятность искажения элементарного символа; б - кодовое расстояние;и - длина кодовой комбинации, Вероятность обнаружения ошибки впредлагаемом устройстве Роо определяется обнаруживающей способностью кода й дополнительной обнаруживающей способностью при помощи подсчета сигналов Й от детектора качества (порогового блока 2) и равнайРоо = Ркод + Рдк =и х Сп Ро(1-Ро) +х 1=4 где Рдк - вероятность того, что при искажении не менее о элементарных символов появится не менее б сигналов стирания Й;Рпо - вероятность правильного стирания, т.е, вероятность появления сигнала Й при условии, что элементарный символ искажен.Таким образом, выигрыш оценивается следующим соотношениемРоо к Ркод + Рдк Рдк Рос Ркод РкодИз (1) и (2) следует, что Р д"О, откудаРкод1.Следовательно, вероятность обнаруженияошибки в предлагаемом устройстве больше,чем в известном.Формула изобретенияУстройство для исправления ошибок в кодовой комбинации, содержащее первый и второй пороговые блоки, входы которых обьединены и являются информационным входом устройства, выходы первого и второго пороговых блоков подключены соответственно к первому информационному входу ключа и первому входу элемента И, выход которого подключен к первому входу первого сумматора по модулю два, выход которого подключен к первым входам первого и второго элементов ИЛИ, выходы которых подключены соответственно к первому входу накопителя и входу блока обнаружения ошибок, первый выход которого соединен с вторым входом накопителя, первый выход которого является информационным выходом устройства, второй выход накопителя18306 Составитель О. ЖуковРедактор Н. Коляда Техред М. Моргентал Корректор Н каэ 2627 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж. Раушская наб., 4/б Проиводственно-издательский комбинат "Патент", г., ул. Гагарина,подключен к первому входу второго сумматора по модулю два, выход которого подключен к второму входу элемента И, первый и второй выходы ключа подключены соответственно к вторым входам первого и вто рого сумматоров по модулю два и первого и второго элементов ИЛИ, о т л и ч а ю щ е ес я тем, что, с целью повышения вероятности обнаружения ошибки, в него введены третий элемент ИЛИ., дешифратора и счет чик, вход и выходы которого подключены 16 8соответственно к выходу второго порогового блока и входам дешифратора, выход которого подключен к первому входу третьего элемента ИЛИ, третьему входу накопителя и управляющему входу ключа, второй информационный вход которого подключен к первому выходу блока обнаружения ошибок, второй выход которого подключен к второму входу третьего элемента ИЛИ, выход которого является выходом ошибки устройства.