Устройство для сравнения кодов

% .,сфрюй БРЕТЕН АН АТЕНТУ В ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(56) Авторское свидетельство СССРМ 1043631, кл. 6 06 Р 7/02, 1983.Авторское свидетельство СССРМ 785866, кл. 6 06 Р 7/02, 1978.(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ(57) Изобретение относится к автоматике ивычислительной технике и может быть использовано в системах приема дискретнойинформации. Цель изобретения - повышение достоверности сравнения последовательного десятиразрядного кодаУстройство содержит счетчики 1 и 2, генера тор импульсов 3,формирователь импульсов 4, мультиплексор 5, элементы НЕ 6, И-НЕ 7, элемент сравнения 8, триггеры 10-12, элемент И 9, дешифратор формата кода 13 и элемент ИЛИ-НЕ 14. Стартовый бит выделяемого последовательного кода запускает формирователь импульсов 4, который включает счетчик 1, и фиксируется на триггере 10, Счетчик 1 с генератором 3 формирует стробирующие импульсы, подсчитываемые счетчиком 2. Счетчик 2 через мультиплексор 5 последовательно спрашивает биты эталонного кода и сравнивает их на элементе 8 сравнения. При совпадении бит эталонного и выделяемого кодов триггер 12 остается в нулевом положении, а после приема всех бит сравниваемого кода триггер 11 устанавливается в состояние "1", свидетельствующее о совпадении кодов. В случае несовпадения бит сравниваемых кодов срабатывает триггер 12, триггер 11 остается в состоянии "0". 2 ил.5 10 15 20 25 30 35 40 45 50 55 ный вход триггера 11,Изобретение относится к автоматике и вычислительной технике и может быть использовано о системах приема дискретной информации.Целью изобретения является повышение достоверности сравнения последовательногоо десятираэрядного кода.Функциональная схема устройства приведена на чертеже фиг,1, временная диаграмма его работы - на фиг,2,Устройство содержит счетчик-делитель 1, счетчик 2, генератор 3 импульсов, формирователь 4 импульсов, мультиплексор 5, элемент НЕ 6, элемент И-НЕ 7, элемент 8 сравнения, элемент И 9, второй триггер 10, третий триггер 11, первый триггер 12, дешифратор 13 формата кода, элемент ИЛИНЕ 14, входы 15 эталонного кода, выход 16 сигнала сравнения, вход 17 последовательного кода, выход 18 сигнала несрагнения, выход 19 сигнала окончания сравнения, Элементы устройства могут быть выполнены, например, на микросхемах 564-й серии.Устройство работает следующим образом.После включения питания формирователь 4 устанавливается в исходное состояние. Единичный сигнал с его инверсного выхода удерживает о нулевом положении счетчик-делитель 1, нулевой сигнал с прямого выхода подается на вход элемента ИЛИНЕ 14. В исходном состоянии триггер 10 установлен о единичное состояние, Триггер 10 нулевым сигналом с инверсного выхода закрывает элемент И 9, единичным сигналом с прямого выхода подготавливает к открыванию элемент И-НЕ 7, удерживает в нулевом положении счетчик 2, триггеры 12,11, Эталонный параллельный код постоянно подан на информационные входы мультиплексора 5, Выделяемый последовательный код, например, адрес абонента, поступает по шине 17. Формат байта последовательного кода при асинхронном способе передачи представлен на фиг.2 а и сопровождается стартовым битом (лог.О) и завершается стоповым битом (лог,1) длительностью в два бита.По срезу стартового бита включается формирователь 4, формирующий импульс (фиг,2 б), длительностью превышающий длительность байта поступающего кода. Интервал между байтами последовательного кода превышает длительность импульса формирователя 4. После срабатывания формирователя 4 снимается сигнал сброса со счетчика-делителя 1 и с выхода элемента ИЛИ-НЕ 14. Счетчик-делитель 1 с генератором 3 формируют стробирующие импульсы (фиг.2 е), сдвинутые оо времени к середине сравниваемых бит информации, Частота генератора 3 и коэффициент деления счетчика-делителя 1 выбираются с учетом известной скорости передачи последовательных кодов по шине 17. Стробимпульсы подаются на счетный вход счетчика 2, входы элементов И 9, И-НЕ 7. На выходе элемента И-НЕ 7 формируется импульс (фиг.2 о), который фиксирует стартовый нулевой бит на триггере 10, устанавливая его в нулевое положение (фиг,2 к). Триггер 10 подготавливает к открыванию элемент И 9, закрывает элемент И-НЕ 7 и снимает сигнал сброса со счетчика 2 и триггеров 11,12. Счетчик 2 считает число бит по сигналу стробимпульсов счетчика-делителя 1 (фиг,2 г,д,е,ж), Первые три разряда счетчика 2 управляют адресными входами мультиплексора 5, нулевой сигнал с четвертого выхода счетчика 2 подается на вход разрешения мультиплексора 5, Нулевой сигнал с четвертого выхода счетчика 2 через элемент НЕ 6 подготавливает к открыванию элемент И 9,Мультиплексор 5 последовательно подключают биты параллельного эталонного кода к одному входу элемента 8 сравнения, на другой вход которого подаются биты сравниваемой последовательности с шины 17. При совпадении сравниваемых бит элемент 8 не формирует выходной сигнал (фиг.2 з) и на информационный вход триггера 12 подаются нулевые сигналы, Стробимпульсы счетчика-делителя через элемент И 9 (фиг,2 м) подаются на тактовый вход триггера 12, который остается е нулевом положении (фиг.2 и). После сравнения восьми бит, включая контрольный, единичный сигнал с четвертого выхода счетчика 2 закрывает мультиплексор 5 и через элемент НЕ 6 - элемент И 9, и подготавливает к открыванию дешифратор 13. Дешифратор 13 декодирует число "10" и формирует сигнал при поступлении десятого стробимпульса, т,е, десятого бита (фиг,2 н). Этот сигнал подается на тактовый вход триггера 11 и устанавливает его о единичное состояние (фиг.2 л), Единичный сигнал с выхода триггера 11 свидетельствует о совпадении сравниваемых кодов и выдается по выходу 16 во внешнее устройство. По окончании импульса формирователя 4 сбрасывается о нуль счетчик-делитель 1. В случае несоопадения бит сравниваемых кодов на выходе элемента 8 сравнения формируется единичный сигнал и текущий стробимпульс через элемент И 9 устанавливает триггер 12 в единичное состояние, Триггер 12 закрывает элемент И 9 и подает нулевой сигнал на информацион 1823929С прямого выхода триггера 12 через выход 18 устройства выдается сигнал несравнения во внешнее устройство, После этого десятый импульс с выхода дешифратора 13 устанавливает триггер 11 в нулевое состояние, свидетельствующее о несовпадении сравниваемых кодов, Сигнал с выхода 19 устройства указывает на завершение операции сравнения, После окончания импульса формирователя 4 устанавливаются нулевые сигналы на входах элемента ИЛИ-НЕ 14, на выходе которого формируется единичный сигнал. Этот сигнал снова устанавливает триггер 10 в единичное состояние, при этом сбрасываются в нуль счетчик 2, триггеры 11,12. устройство возвращается в исходное состояние и готово к анализу следующего последовательного кода, В случае, если к моменту включения устройства на шине 17 уже присутствуют биты какого-либо байта и формирователь 4 сработает от текущего нулевого бита, устройство выявит несравнение кодов и затем установится в исходное состояние для анализа следующей посылки кодовой последовательности. Формула изобретения устройство для сравнения кодов, содержащее генератор импульсов, элемент И, элемент НЕ, формирователь импульсов, три триггера, счетчик, выходы разрядов которого, кроме старшего, соединены с адресными входами мультиплексора, а выход старшего разряда счетчика - с управляющим входом, информационные входы которого являются входами эталонного кода устройства, выход мультиплексора соединен с первым входом элемента сравнения, выход элемента И соединен с синхровходом первого триггера, о т л и ч а ю щ е е с я тем, ч. о, с целью повышения достоверности сравнения последовательного десятиразрядного кода, в него введены счетчик-делитель, дешифратор формата кода, элементы И-НЕ, ИЛИ-НЕ, причем вход последоватольного кода устройства соединен с вторым входом элемен та сравнения, информационным входомвторого триггера и входом формирователя импульса, прямой выход которого соединен с первым входом элемента ИЛИ-НЕ, инверсный выход - с входом установки в "0" счет чика-делителя, счетный вход которогосоединен с выходом генератора импульсов, а выход старшего разряда - с первым входом элемента И-НЕ, первым входом элемента И и счетным входом счетчика, выходы 15 разрядов которого соединены с входами дешифратора формата кода, выход которого соединен с выходом окончания сравнения устройства и синхровходом третьего триггера, выход старшего разряда счетчика через 20 элемент НЕ соединен с вторым входом элемента И, третий вход которого соединен с информационным входом третьего триггера и инверсным выходом первого триггера, информационный вход которого соединен с 25 выходом элемента сравнения, прямые выходы первого и третьего триггеров являются соответственно выходами сигналов несравнения и сравнения устройства, прямой выход третьего триггера соединен с вторым 30 входом элемента ИЛИ-НЕ, выход которогосоединен с входом установки в единичное состояние второго триггера, инверсный выход которого соединен с четвертым входом элемента И, прямой выход - с входами уста ноекп в "0" счетчика, первого и третьеготриггеров и вторым входом элемента И-НЕ, выход которого соединен с синхровходом третьего триггера, вход установки в "0" которого и входы установки в единичное со стояние первого и второго триггеровсо:.динаны с входом логического нуля устройства.1823929 Составитель Л. ДруэьТехред М. Моргентал Н. Милю актор О. Стени ректо НТ СССР роиэводственно-издательский комбинат "Патент", г. Уж ул. Гагарина, 101 аказ 2195 ТиражВНИИПИ Государственного комит113035, Москва Подписноепо иэобретениям и открытиям