Устройство для приема четверично-кодированных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1818693 А 1 Н 04 В ЗУО 6 ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(57) Изобретение относится к рад Цель изобретения - повышение устойчивости за счет улучшения ко онных свойств принимаемых с Цель достигается введением четы маторов, восьми фильтров нижни шести смесителей, двух полосовы ров, дополнительного вычитателя, емого генератора, двух фаэовра двух ограничителей. двух декодеро рядного параллельного регистра, ч лила компенсиваровать боковые корреляционных функций. 1 ил. жних частот (ФНЧ) 121 - 12 в, пороговыйок 13.Устройство работает следующим обратносится к электросвязильзоваться для приематруктуры.ия - повышение помехот улучшения корреляциимаемых сигналов, ображена структурнаяма предложенного устние о испо ной с ретен за сче прин же изсхе В исходном состоянии на информационные входы регистра 3 подается управляющий сигнал в виде двоичного номера четверично- кодированных сигналов (ЧКС). Однако на входных разрядах регистра 3 номер ЧКС появится лишь после поступления на тактовый вход регистра импульса запуска длительностью гт . В зависимости от состоянии и-го разряда регистра 3 управляемый инвертор 2 и является или повторителем напряжения, когда на управляющем входе логический "0", или инвертор, когда на входе логическая "1". Элемент задержки 1 п обеспечивает задержку сигнала на времяи тз " 2, где то - длительность одного импульса. На вход устройства поступает ЧКС следующего вида: АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) В,10)зоп, ),Я)с)1 ег. Оепега 1)оп апб регФогп 1 апсе о Ооабгар)1 азе УУе)1 Собез аког габаг апб )упе 1 опзатоп оФ Со)1 егепт апб бИ 1 егепт(а(у со)1 егепт РЯК. - Тгапзас 1 оп оп Соп 1 п 1 оп)сат)оп, Ч. Сан - 27, М 9, зер. 1979, р. 1296-1301.,(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ЧЕТВЕРИЧНО-КОДИРОВАННЫХ СИГНАЛОВ Изобрете и может быть сигналов слож Цельизоб устойчивости онных свойст На черте зле ктрическа ройства, Устройство содержит блоки задержки 11-1 и, управляемые инверторы 21-2)ч, йразрядный параллельный регистр 3, вычитатели 41-4 и. дополнительный вычитатель 4 и+ 1, сумматоры 51-5 ч, первый, второй, третий, четвертый дополнительные сумматора 5 ми+ з, второй, первый полосовые фильтры 61 - 6 и, первый четвертый второй, пятый, третий и шестой смесители 71 - 76, управляемый генератор 8, первый, второй фаэовращатели 91-92, первый, второй ограничители 101-102, первый, второй детекторы 111 - 112, первый-восьмой фильтры иосвязи, помехо- рреляциигналов, рех сумх частот, х фильт- управлящателей, в, (ч-разто позво- вплески( В 1+ф К)+ОО(Е)-(К)то ) СОЗ(а 21к=12 к - 11 - д -где М = 2; р = л д(1); бф) - дополнительная последовательность импульсов, номеркоторой установлен на входе регистра 3;2 М - 1) - обозначение операции округМления до ближайшего целого числа, не пре 2 К - 1вышающего ( 1;Оо(т) - элементарный импульс, равный"1" при 0 1 то и равный "0" в остальныхслучаях.На входах полосоаых фильтров 61 и 62,настроенных на частоты в и в 2 соответственно, а соответствии со свойствами дополнительных последовательностей будутнаблюдаться сигналы вида,м - 1 ОБ(1) = , Аю(1) Оо(т -(Вс) Го) соз(ш 11+ 1= 1+ /1) + Ам(1) Оо ( - (М - 1) то) соз( са + ф м),где ф = Ол - фазы всплесков корреляционной функции дополнительных последовательностей;А(1) - огибающие всплесков корреляционной функции дополнительных последовательностей,Управляемый генератор 8 генерирует сигнал О(1) - соз( ) +у г, которыиМ +Ф 2подается на вторые входы всех смесителей. Если сдвиг фаз сигналов, поступающих на входы смесителей 71 и 72, относительно колебаний управляемого генератора 8 будет отличен от л/4, то на выходе 51 ч+1 сумматора не произойдет компенсации боковых всплесков автокорреляционной функции (АФК) и не будет теоретически возможного максимального значения основного всплеска РКФ. Если же сдвиг фаз сигналов будет л/4, то на выходе сумматора 51 ч+будет сигнал. Для этого система подстройки фазы управляемого генератора 8 формирует управляющее напряжение, поступающее на его вход с выхода вычитателя 48+1, причем это напряжение равно нулю, когда сдвиг фаз сигналов равен й л/4 при й -1, Зи максимальным по модулю при сдвиге фаэ сигналов, равном 1 ч,7 г/2 при 1 ч = О, 1, 2,В смесителях 7 з и 74 происходит перенос сигналов на промежуточную частоту (ПЧ) беэ дополнительного сдвига фазы (ао второй ветви системы подстройки фазы управляемого генератора 8 происходит перенос сигналов на ПЧ со сдвигом фаз на 7 г/2 за счет фазовращателя 92), Для выделения сигналов 10 с ПЧ использованы ФНЧ 121, 122, 12 з, 124, .12 з, 127, Для устранения бросков напряжения и для выравнивания всплесков АКФ принимаемых сигналов к выходам сумматоров 5 ч+ 2 и 5 м+ з подключены ограничители 101 и 102, далее сигналы поступают на декодеры, представляющие собой двухполупериодные схемы выпрямления, нагрузкой которых служат ФНЧ 125 и 12 а, время интегрирования этих цепей для рассматрива емого варианта равно 0,75 то при заряде и3,75 то при разряде, что сделано для улучшения сглаживания перепадов напряжения, С выходов ФНЧ 125 и 128 выпрямленное напряжение подается на вы читатель 41 ч+ 1,с выхода которого управляющее напряжение подается на вход управляемого генератора 8. Таким образом, предложенное устройство позволяет компенсировать боковые всплески АКФ принимаемых сигналов и тем самым повысить помехоустойчивость приема информации.Формула и зоб рете н ия Устройство для приема четверично-кодированных сигналов, содержащее й бло ков задержки, М управляемых инверторов,1 ч вычитателей, йсумматоров и пороговый блок, причем вход первого блока задержки соединен с информационным входом первого управляемого инвертора и являет ся информационным входом устройства, выход 1-го (1 = 1Й - 1) блока задержки соединен с первыми входами 1-го вычитате.ля и 1-го сумматора, выход которого соединен с информационным входом (1 + 1)-го 45 управляемого инвертора, выход 1-го управляемого ииаертора соединен с вторыми входами 1-го вычитателя, выход которого соединен с входом (1+ 1)-го блока задержки, выход порогового блока является аыхо дом устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения помехоустойчивости за счет улучшения корреляционных свойств принимаемых сигналов, введены четыре дополнительных сумматора, два по лосовых фильтра, шесть смесителей, восемьфильтров нижних частот, дополнительный вычитатель, два детектора, два ограничителя, управляемый генератор, два фазовращателя и й-разрядный параллельный регистр, 1818693причем выход й-го блока задержки соединен с первыми входами й-вычитателя и первого дополнительного сумматора, выход которого соединен с входом первого полосового фильтра, а второй вход - с.выходом М-го управляемого инвертора, соединенным также с вторым входом Й-го вычитателя, выход которого соединен с входом второго полосового фильтра, выход которого соединен с первыми входами первого, второго и третьего смесителей, выход первого полосового фильтра соединен с первыми входами четвертого, пятого и шестого смесителей, выход первого и четвертого смесителей соответственно через первый и второй фильтры нижних частот соединены с входами второго дополнительного сумматора, выход которого соединен с входом порогового блока, выходы второго и пятого смесителей соответственно через третий и четвертый фильтры нижних частот соединены с входами третьего дополнительного сумматора, выход которого через последовательно соединенные первый ограничитель, первый детектор и пятый фильтр нижних частот соединен с первым входом дополнительного вычитателя, выход которого соединен с входом управляемого генератора, выход третьего и шестого смесителей 5 соответственно через шестой и седьмойфильтры нижних частот соединены с входами четвертого дополнительного сумматора, выход которого через последовательно соединенные второй ограничитель, второй де тектор и восьмой фильтр нижних частотсоединен с вторым входом дополнительного вычитателя, выход управляемого генератора соединен с вторыми входами второго и пятого смесителей и через первый фазовра щатель. с вторыми входами первого и четвертого смесителей и через первый фазовращатель, а также через второй фазовращатель с вторыми входами, третьего и шестого смесителей, выходы й-разрядного 20 параллельного регистра соединены с входами управления управляемых инверторов, тактовый вход М-разрядного параллельного регистра является входом записи начально, го состояния устройства, управляющими 25 входами которого являются входы Й-разрядного параллельного регистра,1818693 Гоставитель Н.Лазареваехред М.Моргентал Корректор А.Мотыл едактор роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 каз 1941 Тираж Подписное ВНИИПИ Государственного комитета оо изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж-З 5, Раущская наб., 4/б