Устройство для деления аналоговых сигналов

(9 ц 5 6 06 О 7/1 НИ Е ОУ ИДЕТЕЛЬСТ К АВТ ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Всесоюзный научно-исследовательский и конструкторский институт медицинской лабораторной техники и Ленинградский электротехнический институт им, В.И,Ульянова (Ленина)(56) Авторское свидетельство СССР М 456276, кл. 6 06 6 7/16, 1975.Авторское свидетельство СССР В 798879, кл. С 06 О 7/161, 1981.Авторское свидетельство СССР 1 ч. 1037278, кл. О 06 6 7/161, 1983. Изобретение относится к электрическим вычислительным устройствам и может быть использовано в измерительных и вычислительных системах для обработки аналоговой информации,Известны время-импульсные устройства, реализующие деление аналоговых сигналов на основе их интегрирования, содержащие два интегратора, блок сравнения, источник опорного напряжения и аналоговые ключи. Их общий недостаток состоит в том, что результат деления существенно зависит от постоянных времени интеграторов и, соответственно, обладает значительной чувствительностью к дрейфу сопротивлений и емкостей пассивных компонентов,Наиболее близким по технической сущности и цели к предлагаемому изобретению(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ АНАЛОГОВЫХ СИГНАЛОВ(57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в измерительных и вычислительных системах для обработки аналоговой информации. Цель изобретения - повышение точности. Поставленная цель достигается за счет того, что предлагается использовать отличную от прототипа схемную реализацию блока формирования разности и суммы входных сигналов, которая включает пять масштабных резисторов, два ключа и два операционных усилителя с соответствующими связями, 2 ил. является устройство для деления аналого- авых сигналов, в котором снижена чувствительность к изменению значенийпараметров пассивных компонентов посредством введения в устройство блокаформирования разности и суммы входных +сигналов в составе сумматора и единичного 3инвертора. В прототипе формирование пе- Ориодической импульсной последовательности производится одним и тем жеинтегратором, параметры пассивных компонентов которого не влияют, таким образом, на величину выходного напряжения,При этом второй интегратор выполнен какусреднитель и позволяет получать частноеот деления входных аналоговых сигналов ввиде постоянного напряжения,Недостатком прототипа является егоневысокая точность из-за нелинейности, 1795479связанной с неидентичностью коэффициентов инвертирования сигнала делимого и результата суммирования сигналов делимого и делителя, при значительной аппаратурной избыточности устройства, Нелинейность прототипа проявляется в непостоянстве коэффициента пропорциональности "а" в передаточной характеристике. Коэффициент "а" в прототипе зависит от входных сигналов в соответствии с выражениемдаидй(у- 1),где д а - относительное отклонение коэффициента "а";дЯ - относительное отклонение сопротивлений используемых резисторов от но. ми нала,Х 1 У= -Х 2 Цель изобретения состоит в устранении указанного недостатка, то есть в повышении точности.Поставленная цель достигается тем, что блок формирования разности и суммы вход- ных сигналов содержит первый и второй масштабные резисторы, первые выводы которых подключены к первому и второму информационным входам блока, а вторые выводы соответственно через первый ключ и непосредственно подключены к инвертирующему входу первого операционного усилителя, соединенному через третий масштабный резистор с его выходом и первым выводом четвертого масштабного резистора, подключенного к инвертирующему входу второго операционного усилителя, соединенному через второй ключ со вторым выводом первого масштабного резистора и подключенному через пятый масштабный резистор к выходу второго операционного усилителя, соединенному с выходом блока, вход задания режима работы которого подключен,к управляющим входам первого и второго ключей.Сущность предлагаемого изобретения заключается в использовании метода поочередного формирования на основе одних и тех же элементов в необходимые интервалы времени последовательно соединенных суммирующей и инвертирующей структур с одновременным поочередным изменением последовательности их соединения посредством поочередного подключения резистора к инвертирующим входам первого и второго операционных усилителей,На фиг, 1 представлена схема устройст ва для деления аналоговых сигналов; на Фиг.2 - временные диаграммы его работы.Устройство для деления аналоговых сиг 5 налов содержит первый интегратор 1, под. ключенный выходом к первому входу блокасравнения 2, второй вход которого подключен к выходу переключателя 3, а выход соединен с информационным входом второго10 интегратора 4, выход которого является выходом 5 устройства. а также подключен куправляющему входу переключателя 3, соединенного первым и вторым информационными входами с выходом источника15 опорного напряжения 6 и шиной нулевогопотенциала 7, блока 8 формирования разности и суммы входных сигналов, первый ивторой информационные входы которогоявляются соответственно входами 9 и 1020 задания делителя и делимого устройства,выход блока 8 подключен к информационному входу первого интегратора 1, вход задания режима работы соединен с выходомблока сравнения, При этом блок 8 формиро 25 вания разности и суммы входных сигналовсодержит первый 11 и второй 12 масштабные резисторы, первые выводы которых. подключены к первому и второму информационным входам блока 8, а вторые выводы30 соответственно через первый ключ 13 и непосредственно подключены к инвертирующему входу первого операционногоусилителя 14, соединенному через третиймасштабный резистор 15 с его выходом и35 первым выводом четвертого масштабногорезистора 16, подключенного к инвертирующему входу второго операционного усилителя 17, соединенному через второй ключ 18со вторымвыводом первого масштабного40 резистора 11 и подключенному через пятыймасштабный резистор 19 к выходу второгооперационного усилителя 17, соединенномус выходом блока 8, вход задания режимаработы которого подключен к управляющим45 входам первого 13 и второго 18 ключей.Устройство работает следующим образом,Пусть в начальный момент времени т ==0 интегратор 1 и интегратор-усреднитель 450 обнулены. На первом входе 9 устройствадействует сигнал Х 2,пропорциональный делителю, а на втором входе 10 - сигнал Х 1,пропорциональный делимому.В интервале времени Ол 1 ключи 3.1, 1855 замкнуты, ключи 3,2, 13 разомкнуты управляющим сигналом +О с выхода блока сравнения 2 (фиг. 2 б). Операционный усилитель14 совместно с масштабными резисторами12, 15 образуют на данном интервале времени инвертор, вход которого соединен со+КФО+ входом 10 устройства. Операционный усилитель 17 в совокупности с масштабнымирезисторами 16, 19 и с масштабным резистором 11, подключенным к инвертирующему входу операционного усилителя 17 через 5замкнутый ключ 18, образуют на данноминтервале времени инвертирующий сумма. тор. На первый вход сумматора по цепимасштабного резистора 16 поступает инвертированное напряжение Х 1, а на второй 10вход по цепи масштабного резистора 11 -непосредственно напряжение Хг. Инвертированная разность входных сигналов устройства поступает на вход интегратора 1, навыходе которого формируется линейно-на-. 15. растающее напряжение 21(фиг, 2 а), При достижении напряжением 21 величиныопорного напряжения Ео источника 6 (момент времени 11 на фиг 2 а) напряжение навыходе блока сравнения 2 становится рав-, 20ным (-О) (фи.г. 2 б),В интервале времени т 1 д 2) ключи 3.2, 13замкнуты, ключи 3.1, 18 разомкнуты управляющим сигналом (-О) с выхода блока сравнения 2 (фиг, 2 б), Операционный усилитель 2514 совместно с масштабными резисторами12, 15 и с масштабным резистором 11, подключенным к инвертирующему входу операционного усилителя .14 через замкнутыйключ 13, образуют на данном интервале 30времени инвертирующий сумматор, входыкоторого являются входами 9 и 10 устройства. К выходу указанного сумматора подключен, инвертор, образованный на данноминтервале времени операционным усилителем 17 и масштабными резисторами 16 и 19,Напряжения Х 1 и Х 2 поступают на входысумматора, Инвертированная сумма входных сигналов через инвертор передается навход интегратора 1. Таким образом, на входе интегратора 1 действует сумма напряжений Х 1 и Х 2, а на вь 1 ходе интегратора 1формируется линейно-убывающее напряжение (фиг, 2 а). При достижении входнымнапряжением 22.величины нулевого уровня 45(момент времени 12 на фиг. 2 а) напряжениена выходе блока сравнения 2 становитсяравным+О (фиг. 2 б), вследствие чего ключи3,1, 18 замыкаются, э ключи 3.2. 13 размыкаются, Далее напряжение на выходе интег 55Формула изобретенияУстройство для деления аналоговыхсигналов, содержащее первый интегратор,подключенный выходом к первому входублока сравнения, второй вход которого подратора 1 вногь нарастает, и цикл повторяется,Таким образом, нэ выходе блока сравнения 2 вырабатывается периодическая последовательность импульсов, которая усредняется (Я) с помощью интегратора-усреднителя 4 (фиг, 2 б), Результат усреднения, формируемый на выходе 5 устройства, в установившемся режиме пропорционален искомому частному.В основу построения устройства положен принцип аналоговой компенсации влияния параметров. пассивных компонентов устройства на результат деления аналоговых сигналов при двухтактной генерации периодической импульсной последовательности нэ основе интегрирования в одном из тактов разности, а в другом - суммы сигналов делимого и делителя с неизменным коэффициентом передачи сигнала делимого, что достигается посредством выполнения суммирования и инвертирования одними и теми же элементами поочередно.Среднее значение К напряжения импульсной последовательности Я(т) с выхода блока сравнения 2, формируемое интегратором - усреднителем 4 на выходе 5 устройства, характеризуется следующим образом: 815 В 12 Х 1Ю=2 КФО -- + где Кф - . коэффициент передачи интегратооа-усреднителя 4К 11, В и, 815, 815 - . значения сопротивлений резисторов 11, 12, 15, 16,Из приведенного выражения видно, чтоХ 1О коэффициент при - не зависит от самих. Х 2величин Х 1 и Х 2. Этим определяется новое в изобретении по отношению к прототипу положительное качество - повышение точности путем устранения нелинейности передаточной характеристики для любых допусков резисторов. ключен к выходу переключателя, а выход соединен с информационным входом второго интегратора, выход которого является выходом устройства, а также подключен к управляющему входу переключателя, соеЗаказ 4ВНИ Тираж Подписное И Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Ф диненного первым и вторым информационными входами с выходом источника опорного напряжения и шиной нулевого потенциала, блока формирования разности и суммы входных сигналов, первый и второй информационные входы которого являются соответственно входами задания делителя и делимого устройства, выход блока подключен к информационному входу первого интегратора, вход задания режима работы соединен с выходом блока сравнения, о тл и ч а ю щ е е с я тем, что, с целью повышения точности, в нем блок формирования разности и суммы входных сигналов содержит первый и второй масштабные резисторы, первыевыводы которых подключены к первому и второму информационным входам блока, а вторые выводы соответственно через первый ключ и непосредственно под.ключены к инвертирующему входу первого операционного усилителя, соединенному 5 через третий масштабный резистор с еговыходом и первым выводом четвертого мас.штабного резистора, подключейного к инвертирующему входу второго операционного усилителя, соединенному 10 через второй ключ с вторым выводом первого масштабного резистора и подключенному через пятый масштабный резистор к выходу второго операционного усилителя, соединенному с выходом блока, вход зада ния режима работы которого подключен куправляющим входам первого и второго ключей,