Устройство для управления n фазным импульсным преобразователем напряжения

(5)5 Н ИЯ обретения: устройство сователи сигналов управлеоторых содержит первые и ры, причем первые выходы ров каждой фазы соединеО-триггеров предыдущей ервых О-триггеров и Я-вхоггеров соединены с выхоцирующей цепи, вход чен к источнику питания, одолжительные сбои в раа выходы формирователей ения соединены с входами Однако этот преобразователь обладает низкой надежностью и низким качеством выходного напояжения.Наиболее близким по технической сущности и достигаемому результату к изобретению является ключевой стабилизатор, содержащий М преобразовательный ячеек, каждая из которых состоит иэ последовательно соединенных инвертора (двухтактного усилителя мощности) с управляющим входом, трансформатора, выпрямителя, фильтра и (Гч - 1) регулирующих ключей, причем выходы преобразовательных ячеек соединены последовательно, генератора тактовых импульсов, преобразователя временных интервалов, многофазный задающий генератор, ключевой регулятор с управляющим входом и Й широтно-импульсных к модуляторов,Недостатками стабилизатора являются: отсутствие средств защиты транзисторов двухтактного усилителя мощности от сквозных токов и нЕдоиспользование преимуществ многофаэного построения при Изобретротехникиникам питадля преобрния в посточеских устрч ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССРГОСПАТЕНТ СССР) ИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРМ 890530, кл, Н 02 М 3/335, 1981.Авторское свидетельство СССРМ 1372314, кл. С 05 Р 1/595, 1988.(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ йФАЗНЫМ ИМПУЛЬСНЫМ ПРЕОБРАЗОВАТЕЛЕМ НАПРЯЖЕНИЯ ение относится к области элекв частности к вторичным источия, и может быть использовано зования постоянного напряженное в различных радиотехнийствах. Известен преобразователь напряжения, содержащий И преобразовательных ячеек, включенных по входу параллельно, по выходу последовательно, каждая из которых состоит из двухтактного усилителя мощности с выходным трансформатором с дополнительными управляющими обмотка-. ми, выпрямителя с фильтрами, а также блока запуска, выход которого соединен с управляющими входами первой преобразовательной ячейки, дополнительные управляющие обмотки каждойячейки подключены к управляющим входам последующей преобразовательной ячейки, кроме последней, управляющие обмотки которой соединены с управляющими входами первой преобразовательной ячейки.(57) Сущность из держит формиро ния, каждый из к вторые О-тригге первых О-тригге ны с О-входами фазы, а Я-входы и ды вторых О-три дом дифферен которой подклю что исключает пр боте устройства, сигналов управл соответствующих 1 ил,двухфазных инверторов, 1791925использовании С-фильтров в каждой преобразовательной ячейке.Цель изобретения - унификация схемы,повышение надежности, снижение массогабаритных показателей, повышение качества выходного напряжения.Поставленная цель достигается тем, чтоустройство управления многофазным импульсным преобразователем напряженияна основе Двухтактных:инверторов, импульсы управленйя силовыми коммутаторамикоторых для обеспечения симметричностиуправления и гарантированного запираниясиловых коммутаторов формируются путемсуммирования в базовых цепях этих трэнзисторов разнополярных импульсов сдвинутых во времени относительно друг другасодержит в каждой фазе цель, обеспечивающую надежное формирование меандрасдвинутого по фазе,.состоящую из элемента 20задержки, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двухвходового элемента ИЛИНЕ. Для исключения возникновениясквозных токов в силовых транзисторахобеспечено ограничение сигнала усилителя 25рассогласования по минимальной величине, а для исключения переходных процессов в цифровой части при подключениинагрузки тот же сигнал ограничен и по минимальной величине, что обеспечивает повышение надежности устройства путемвведения информационных связей междуО-триггерами соседних фаз. Каждая фазапереключается в состояние, соответствующее предыдущей по времени фазе, 35На чертеже показана принципиальнаясхема устройства,Устройство содержит четыре однотип-.ных модуля 1, 2, 3 и 4, каждый из которыхсостоит из двухтактного.инвертора, подключенного своим входом к выходу предварительного усилителя мощности странсформаторным сумматором меандровых сигналов на выходе 6, вход которого всвою очередь подключен к прямым и инверсным выходам О-триггера 7, 8, а также изширотно-импульсного модулятора 9 соединенного одним из входов с точкой соединения усилителя 10 сигнала ошибки сдиодно-резисторным ограничителем 11, 50другим входом с соответствующим выходоммногофазного задающего генератора 12,двух логических инверторов: первый из них13 соединен своим входом с точкой соединения выхода широтно-импульсного модулятора 9 с одним из входов двухвходового элемента ИЛИ-НЕ 14 выходом подключенного к С-входу О-триггера 8, а выходом с одним из входов второго двухвходового элемента ИЛИ-НЕ 15, второй вход которого подключен к выходу второго логического ин. вертора 16, а выход соединен с С-входом О-триггера 7, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Первый из них 17 своим выходом соединен со входом инвертора 16 и вторым входом двухвходового элемента ИЛИ-НЕ 14, один из его входов подключен к шине "общей" второй к выходу элемента задержки 18, который своим входом соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, один из входов которого подключен к инверсному выходу О-триггера 8, а второй к точке соединения О-входа О-триггера 8 с инверсным выходом О-триггера 7,Устройство содержит мостовой выпрямитель 20, установленный на выходе двухтактного инвертора 5. Все выпрямители соединяются последовательно обеспечивая суммирование выходных напряжений какдой фазы. Последовательно с ними стоит выходной фильтр 21 подключенный своим выходом к нагрузке и входу усилителя рассогласования 10.Работы устройства рассматривается в режиме запуска, в установившемся режиме и режиме сбоя цифровой части,В режиме запуска устройство работает следующим образом. При включении питания дифференцирующая цепь устанавливает О-триггеры 7 в состояние лог, "0", а триггеры 8 - в состояние лог. "1".Управление осуществляется широтно- модулированными сигналами с временным сдвигом Т/К, где Т - период работы многофазного генератора пилообразного напряжения (МГПИ), а М - число фаз, Первый по времени сигнал МГПН поступает на один из входов широтно-импульсного модулятора 9 фазы 1 на второй вход которого поступает максимальный сигнал с усилителя рассогласования, В результате сравнения на выходе модулятора появляется широтно-модулированный сигнал управления, Так как О-триггерры 7, 8 данной фазы находятся в противоположных состояниях, то на выходе элемента 19 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал лог. "1" который, не преобразуясь, передается через элемент задержки 18 на один из входов элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ, Таким образом, при противоположных состояниях триггеров на выходе элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал лог. "1", Этот сигнал инвертируется инвертором 16 и лог, "0" подается на один из входов двухвходвого элемента ИЛИ-НЕ 15, разрешая прохождение управляющего ШИМ сигнала, который подается на второй вход элемента 15 через инвертор 13, на выход элемента 15, соединенного с С-входом О-триггера 7, 179192551015 20 25 30 35 40 45 50 55 Таким образом, триггер 7, на 0-входекоторого присутствует сигкал с инвертирующего выхода 0-триггера 7 фазы 4 логическая "1", при приходе переднего фронтаШИМ импульс изменит свое состояние с "0"на "1", Это приводит к изменению состояния элемен га 19 с "1" на "0" и с задержкой,определяется элементом 18,изменит состояние элемента 17 с "1" на "0". Изменениесостояния элемента 17 блокирует прохождение сигналов через элемент 15 и разрешает прохождение ШИМ импульса черезвторой вход элемента 14, который до момента смены состояния 0-триггеров 7 был заблокирован. Таким образом, задний фронтШИМ импульса попадает на вход "0" О-триггера 8, изменяет состояние на его прямомвыходе с "1" на "О". При этом состояния каинверсных выходах 7, 8 О-триггеров становятся различкыми, что приводит к появлению "1" нэ выходе элемента 19 и черезвремя задержки элемента 18 этот сигнал,придя на первый вход элемента 17 изменитего выходное состояние нэ "1", что приведетк блокированию прохождения сигналов через элемент 14 на С-вход 0-триггера 8 иразблокирует элемент 15 для прохождениянового ШИМ импульса, а на С-вход О-триггера 7. Так схема вернется в исходное состо. яние, но с новыми состояниями 0-триггеровТ7 и 8, Через время 1-= - 1,Мгде Т - период работы МГПИ;И - количество фаз;- номер модуля (фазы),Описанныл процесс повторится в каждой последующей фазе с некоторыми отличиями,Так сигнал на О-вход 0-триггера 7 будетпоступать с предыдущей фазы с прямоговыхода О-триггера 7.Рассмотрим отдельно работу О-триггера 7 четвертной фазы.По прошествии цикла работь всей схемы все О-триггеры 7 будут иметь на своихпрямых выходах сигнал "1", все О-триггеры8 - сигнал "0",В следующем цикле работы схемы на0-входе О-триггера 7 будет иметь сигнал синверсного выхода 7 0-триггера 4 фазы "О",который по прошествии второго цикла работы схемы перепишется на выходы всех Отриггеров 7, а на выходах всех О-триггеров8 соответственно будут установлены "1",Так как каждая фаза выступает как делитель частоты входного ШИМ сигнала в двэраза. На выходах О-триггеров будут присутствовать сигналы с частотой в два разаменьше частоты ШИМ импульсов, поступающих на каждую фазу,При установившемся режиме работы фазы между "сигналами" 0-1 риггерое 7 и 8 каждой фазы зависят от длительности ШИМ импульса так как измерение информации О-триггера 7 идет по переднему,О-триггера 8 по заднему фронтам этого импульса,Четыре "меандра", в фазовые сдвиги которых преобразована информация о длительности ШИМ импульса, поступают на предварительный усилитель мощности 6 с трансформаторным сумматором нэ выходе, С его помощью непосредственно на базах силовых транзисторов двухтэктного инвертора получают управляющие сигналы, На выходах всех фэз их мощности суммируют и питают нагрузку.Так, при запуске в первом цикле работы МГНП пилообразующие напряжения е це ке распределены по времени с необходимым сдвигом, то возможны появления "меакдров" с не соответствующей фазой, Для устранения нзжелательных эффектов в предварительном усилителе мощности его э питание целесообразно подключать с задержкой относительно питания цифровой части,При сбое цифровой части (ложное срабатывание триггера). Информация на О- вход каждого 0-триггера 7 приходит с выхода Р-триггера 7 предыдущей фазы, а каждый последующий трлггер установится в состояние, соответствующее предыдущему, и вся схема переходит е режим работы с изменением фазы на 180, Тэк, сбой в схеме может существовать только олин тэк г задающего генератора. Формула изобретения Устройство для управления М-фазкым импульсным преобразователем. напряжения, включающим М двухтактных инеерторов, выходы которых подключены к входам соответствующих мостовых выпрямителей, включенных последовательна между выходными выводами преобразователя, содержащее датчик сигнала рассогласования. первый вход которого предназначен для подключения к выходу преобразователя, а второй вход предназначен для подключения к источникуопорного напряжения, М широтно-импульсных модуляторов, первые входы которых обьединены, а вторые соединены с соответствующими выходами многофазного задающего генератора, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости, введены М формирователей сигналов управления, двухуровневый ограничитель напряжения и дифферекцирующая ВС-цепь, вход которой предназначен для подключения к источнику питания, при1791925 Составитель А, КиселТехред М,Моргентал орректор С, Патрушев акт Заказ 158 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при 113035, Москва, Ж, Раушская наб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 чем каждый из формирователей сигналов управления выполнен в виде инвертора, вход которого является входом формирователя сигналов управления и соединен с первым входом первого элемента ИЛИ-НЕ, а выход соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом второго инвертора, а выход - с С-входом первого О-триггера, инверсный выход которого соединен с О- входом второго О-триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которогс соединен с инверсным выходом второго О-триггера, а выход - с входом элемента задержки, выход которого соединен с входом третьего инвертора, .выход которого соединен с входом второго инвертора и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с С-входом второго О-триггера, выходы первого и второго О-триггеров соединены соответственно с первым и вторым входами трансформаторного сумматора сигналов. .выход которого является выходом формирователя сигналов управления, входы формирователей сигналов управления соединены с выходами соответствующих широтно-импульсных модуляторов, а выходы предназ начены для подключения к входамсоответствующих двухтактных инверторов, О-вход первого О-триггера первого по току работы формирователя управляющих импульсов соединен с инверсным выходом 10 первого О-триггера последнего формирователя управляющих импульсов, а О-входы первых О-триггеров остальных формирователей управляющих импульсов соединены с прямыми выходами первых О-триггеров 15 предыдущих по такту работы формирователей управляющих импульсов, Й-входы первых и Я-входы вторых О-триггеров формирователей управляющих импульсов объединены и соединены с выходом диффе ренцирующей ВС-цепи, а выход датчика сигнала рассогласования соединен с первыми входами широтно-импульсных модуляторов через двухуровневый ограничитель напряжения.