Устройство для приема информации, передаваемой по двум параллельным каналам связи

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ТЕН ЕТЕЛЬСТБУ ОРСКОМ блок16. лектросеязсистемах иованием па ышеричеГОСУДАРСТВ Е ННЫ И КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР САНИЕ ИЗ(56) Авторское свидетельство СССР М1506565, кл, Н 04 1 1(16, 1989,(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ,ПЕРЕДАВАЕМОЙ ПО ДВУМ ПАРАЛЛЕЛЬНЫМ КАНАЛАМ СВЯЗИ(57) Изобретение относится к электросвязии может быть использовано в системах передачи информации с использованием параллельных каналов связи. Устройство дляприема информации передаваемой по двум Изобретение относится к э и может быть использовано е редачи информации с использ раллельных каналов связи.Целью изобретения является и ние достоверности приема информаНа чертеже представлена эле ская схема устройства. содержит первый блок по- верности 1, элемент задержлемент ИЛИ 3, второй блок товерности 4, триггер 5, пер, второй элемент И 7, перор количества ошибок 8, атор количества ошибок 9, атор 10, второй компаратор блок 12, второй элемент ИЛИ ок элементов И 14, второй Устройство вышения досто ки 2, первый э повышения дос вый элемент И вый анализат второй анализ первый компар 11, решающий 13, первый бл пв.Ы 2 чо 1 7 б 241 7 А 1 параллельным каналам связи содержит первый блок повышения достоверности 1, элемент задержки 2. первый элемент ИЛИ 3, второй блок повышения достоверности 4, триггер 5, первый и второй элементы И 6 и 7, первый и второй анализаторы количества ошибок 8 и 9, первый и второй компараторы 10 и 11, решающий блок 12, второй элемент ИЛИ 13, первый и второй блоки элементов И 14 и 15 и блок элементов ИЛИ 16. Устройство обеспечивьет повышение достоверности приема информации благодаря использованию факта корреляции ошибок в реальных каналах связи и получения на этой основе дополнительных данных при выборе наиболее надежной комбинации при параллельном приеме, 1 табл.,1 ил. ементов И 15, блок элементов ИЛИ Первый блок повышения достоверности 1 последовательно соединен с первым блоком элементов И 14 и блоком элементов ИЛИ, 16, другие входы которого соединены с выходами второго блока повышения достоверности 4 через второй блок элементов И 15, Первые управляющие выходы первого 1 и второго 4 блоков повышения достоверности соединены с соответствующими входами решающего блока 12, выходы которого соединены соответственно с другими входами первого 14 и второго 15 блоков элементов И, а выход элемента задержки 2 соединен с единичным входом триггера 5, нулевой вход которого соединен с выходом первого элемента ИЛИ 3. Единичный выход триггера 5 соединен с первыми входамипервого б и второго 7 элементов И, второй вход каждого из которых соединен со вторым управляющим выходом соответствующего блока повышения достоверности 1 и 4, Выход первого элемента И б соединен с первым входом первого анализатора количества ошибо 8 и с соответствующим дополнительным входом решающего блока 12, выход второо элемента И 1 соединен с первым входом второго анализатора количества ошибок 9 и с соответствующим дополнительным входом решающего блока 12, к другим дополнительным входам которого подключены соответственно первый, второй и третий выходы первого компараторэ 10 и первый выход второго компаратора 11, второй и третий выходы которого через второй элемент ИЛИ 13 соединены с соответствующими дополнительными входами решающего блока 12, к другим дополнительным входам которого подключены, соответственно первый и второй выходы первого 8 и второго 9 анализаторов количества ошибок, другие выходы которых соединены с соответствующими входами первого компаратора 10. Информационные выходы первого 1 и второго 4 блоков повышения достоверности соединены с соответствующими входами второго компэратора 11, Первые управляющие выходы первого 1 и второго 4 блоков повышения достоверности соединены со вторыми входами соответствующих анализаторов количества ошибок 8 и 9, входы сброса которых соединены между собой и со входом элемента задержки и является входом сигнала циклового фазирования устройства, входом тактовых импульсов которого являются соединенные между собой тактовые входы первого 8 и второго 9 анализаторов количества ошибок, а первый и второй входы первого элемента ИЛИ 3 являются соответственно входами сигнала установления исходного состояния и сигнала "КОНЕЦ ТЕКСТА".Устройство работае следующим образом.Исходное состояние устройства устанавливается сигналом УИС (установка исходного состояния), который переводит триггер 5 в нулевое состояние (нулевой потенциал на единичном выходе).Поступлению на блоки повышения достоверности комбинаций информационного сообщения предшествует появление сигнала циклового фэзирования (ЦФ), который осуществляет установку исходного состояния (СБРОС) первого 8 и второго 9 анализаторов количества ошибок. Воздействуя через элемент задержки 2 сигнал ЦФ устанавливает трипер 5 в единичное состо 5 10 15 20 25 30 35 40 45 50 55 яние, благодаря чему открываются по одному из входов первый б и второй 1 элементы И. Вслед за сигналом ЦФ на блоки повышения достоверности 1, 4 начинают параллельно поступать комбинации сообщения.С информационных выходов первого 1 (ПД) и второго 4 (ПД) блоков повышения достоверности на первые входы соответственно первого 14 и второго 15 блоков элементов И поступают информационные комбинации,В случае обнаружения в очередной комбинации ошибки на соответствующих служебных выходах блоков ПДи ПДвыставляются сигналы ООш (обнаруженнэя ошибка) и ИОш (если ошибка обнаружена и исправлена благодаря избыточности кода),Сигнал ООш с выхода блока 1 (ПД) через открытый по первому входу первый элемент И б поступит на вход первого 8 анализатора количества ошибок, Аналогично воздействие сигнала ООш с выхода блока 4 (ПД), через второй элемент И 7 поступающего на второй 9 анализатор количества ошибок.Кроме того, сигналы ООш и ИОш с выходов ПДи ПДпоступают на решающий блок 12 - соответственно входы Х 1, ХЮ, Х 2, Х 1.Первый и второй анализаторы количества ошибок 8, 9 подсчитывают количество ошибок в пределах некоторой заданной выборки знаков, при этом сигналы ИОш соответственно уменьшают зто количество,Для подсчета количества ошибок анализаторы 8, 9 содержат счетчики. разрядные выходы которых поступают на группы входов А и В первого 10 компаратора. который производит сравнение этих чисел, формируя один из трех возможных результирующих сигналов:АВ, А=В, АВ.На выходах анализаторов количества ошибок 8, 9 возникают также сигналы, качественно оценивающие число ошибок относительно заданного уровня - минимальное (щЬ) и максимальное (аах).Сигналы ви, гпах поступают на входы ХЗ, Х 4, Х 8, Х 9 решающего блока 12; один из сигналов АВ, А=В, АВ поступает соответственно йа входы Х 5, Хб, Х 7.Второй компаратор 11 производит сравнение самих информационных комбинаций с выходом ПД(1) и ПД(4).К решающему блоку 12 поступит либо сигнал "А=В" с выхода второго компэрэторэ 11, либо сигнал "ААВ" - с выхода второго элемента ИЛИ 13.Наличие альтернативного сигнала МВ увеличивает надежность функционирования устройства,Итак, поступление информационных комбинаций сопровождается появлением на входе решающего блока 12 комбинации из тринадцати служебных сигналов, на основе которых в решающем блоке 13 вырабатывается один из двух выходных сигналов - У 1 или У 2,Алгоритм функционирования решающего блока 12, представля ощего собой дешифратор, отражает таблица. Пояснения к таблице,Вариант 1Текущие комбинации в каналах 1,2 - снеобнаруженными ошибками (НОш), Таккак выходные комбинации идентичны, выбор канала нежесткий. Но с учетом статистики ошибок выбирается первый канал.Вариант 2Текущие комбинации в каналах 1, 2 снеобнаруженными ошибками (НОШ); в выборке из второго канала обнаружен максимум ошибок; выходные комбинациинеидентичны, Статистика ошибок позволяет определить, что во втором канале трансформированная ком бина ци я (снеобнаруженными ошибками) и выбор должен быть сделан из первого канала.Известное устройство (см.авт.св. М1506565) трансформации не обнаружит и,если предыдущая комбинация выбираласьиэ второго канала, то и последующая будетвзята из второго канала, т.е, произойдетвыбор знака с необнаруженной ошибкой,Вариант 3.Аналогичен варианту 2; необнаруженная ошибка принадлежит первому каналу,Варианты 4 и 5,Выбор в пользу каналов с НОш подкреплен данными по статистике в выборке.Варианты б и 7Выбор в пользу каналов с ИОш (исправленные ошибки) подкреплен данными статистики.Варианты 8 и 9,Так как выходные комбинации идентичны, выбор канала нежесткий, но для определенности с учетом статистики выбираетсяканал с минимумом ошибок.Варианты 10 и 11.Наряду с вариантами 2, 3 в вариантах10, 11 выявляются принципиальные преимущества предложенного устройства всравнении с известным устройством(см.авт.свЛФ 1506565). Статистика ошибокпозволяет с большой вероятностью определить наличие комбинаций с необнаруженными ошибками и сделать выбор знака впользу комбинации с ИОш,Возникновение выходного сигнала У 1открывает по вторым входам элементы И5 первого блока элементов И 14, что обеспечивает прохождение информационной комбинации с выхода ПДчерез блокэлементов ИЛИ 16 на выход устройства,Аналогично сигнал У 2 обеспечивает10 прохождение информационной комбинации через второй блок элементов И 15 и,далее, через блок элементов ИЛИ 16 - навыход устройства,Заявляемое устройство на основе ис 15 пользования имеющего место в реальныхканалах связи группирования ошибок и ихкорреляции обеспечивает высокую достоверность информации в канале связи,Формула изобретения20 Устройство для приема информации,передаваемой по двум параллельным каналам, содержащее последовательно соединенные первый блок повышениядостоверности, первый блок элементов И и25 блок элементов ИЛИ, другие входы которого соединены с выходами второго блока повышения достоверности через второй блокэлементов И, первые управляющие выходыпервого и второго блоков повышения до 30 стоверности соединены с соответствующими входами решающего блока, выходыкоторого соединены соответственно с другими входами первого и второго блоков элементов И, а также триггер, о т л и ч а ю щ е 35 е с я тем, что, с целью повышения достоверности приема информации, в него введеныэлементы ИЛИ элемент задержки, элементИ, компараторы, при этом выход элементазадержки соединен с единичным входом40 триггера, нулевой вход которого соединен свыходом первого элемента ИЛИ, единичныйвыход триггера соединен с первыми входами первого и второго элементов Ивторойвход каждого из которых соединен с вторым45 управляющим выходом соответствующегоблока повышения достоверности, выходпервого элемента И соединен с первым вхо-дом первого анализатора количества ошибок и с соответствующим дополнительным50 входом решающего блока, выход второгоэлемента И соединен с первым входом второго анализатора количества ошибок и ссоответствующим дополнительным входомрешающего блока, к другим дополнитель 55 ным входам которого подключены соответственно первый, второй и третий выходыпервого компаратора и первый выход второго компаратора, второй и третий выходыкоторого через второй элемент ИЛИ соединены с соответствующим дополнительным1762417 анализаторов количества ошибок, входы сброса которых соединены между собой и входом элемента задержки и являются входом сигнала циклового фазирования уст ройства, входом тактовых импульсовкоторого являются соединенные между собой тактовые входы первого и второго анализаторов количества ошибок, а первый и второй входы первого элемента ИЛИ явля О ются соответственно входами сигнала "Установление исходного состояния" и "Конец текста". входом решающего блока, к другим дополнительным входам которого подключены соответственно, первый и второй выходы первого и второго анализаторов количества ошибок, другие выходы которых соединены с соответствующими входами первого компаратора, информационные выходы первого и второго блоков повышения достоверности соединены с соответствующими входами второго компаратора, первые управляющие выходы первого и второго блоков повышения достоверности соединены с вторыми входами соответствующих Состояние выборки знаков в каналах Вари- Хврактеристивнт кв текущегосигнала 1 квн,Х-ра, текущ,сигнала2 кан Идентичн,конб, Иеидентичн,комо,Х 7 хв Х 5 Х 6 Х 9 АСВ АВ А)В щЬ 1 ка щл2 кан Х 10 Х 11Иаа2 кан Х 12 Х 13 щвх1 квн щах2 кан Оаакан Иаа1 кан Ооа2 кан АВ П р и м е ч а н и е; Оаа - обнаруаенная оаибкаИаа - ислравленная оаибка. Составитель Н.ЗолотоносовТехред М.Моргентал Корректор М.Д Реда Заказ 3266 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раушская наб., 4/5 издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 изводстве о оо оЗАо5 0 067о8 19 0 010 1 1о о О О о о 1 0 о 1 0 а 1 01о оо оо аа о 1 10 Оо оо оО О0 01 О 0 1О Ооо о о о о о 0 1 0 о о о о о о о о о о о о 1 о о