Квазикогерентный демодулятор фазоманипулированных сигналов

,Ю, идр. Демодных сигналов начастоте. - "Рад яция фазоверхнизкой отехника",ОСУДАРСТВЕННЫЙ КОМИТЕТ10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬС(54) КВАЗИКОГЕРЕНТНЫЙ ДЕМОДУЛЯТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ(57) Квазикогерентный демодулятор содержит смесители 1, 2, перемножители 3 - 5, фильтры нижних частот б, 7, голосовые фильтры 8 - 10, гетеродин 11, фазовращатель 12, компаратор 13, делители частоты 14, 15, сумматоры 16 - 18, регулируемые усилители 19, 20, амплитудные детекторы 21, 22, блок вычитания 23. инвертор 24, интегратор 25. 1 ил,10 20 25 30 40 45 50 55 Изобретение относится к радиотехникеи связи и может использоваться для демодуляции двоичных фазоманипулированныхсигналов (ФМС).Известны квазикогерентные демодуляторы, формирование опорного сигнала вкоторых производится с помощыюавтогене.ратора, управляемого петлей фазовой автоподстройки частоты, Они обладают высокойпомехоустойчивостью (потенциально возможной для данного вида модуляции), Существенным недостатком таких демодуляторовявляется относительная сложность петлиФАПЧ, возможность захвата петлей частоты помехи, а также потери помехоустойчивости. пропорциональные сов р, где р -фазовая ошибка в петле,Известны квазикогерентные демодуляторы ФМС с выделением опорного сигнала путем удвоения частоты с последующим ее делением на два, Их преимуществом являетсяпростота реализации и устойчивость работы.Недостатками являются сложность получения узкой полосы пропускания опорноготракта на высоких частотах и связанные с. этим потери помехоустойчивости. Кроме того, при необходимости перестройки демодулятора в диапазоне частот возникаетпроблема сопряженной перестройки фильтров опорного тракта.Известен также квазикогерентныйквадратурный демодулятор дискретных сигналов с разомкнутым устройством фазовойсинхронизации. Его преимуществом является устойцивость работы из-за отсутствияцепей ФАПЧ, однако работа на "нулевой"промежуточной частоте позволяет обеспечить выделение опорного сигнала только спомощью микропроцессорных средств, таккак требует реализации сложньх вычислительных процедур, Вследствие ограниченного быстродействия такие демодуляторыпока не обеспечивают работу в реальном, масштабе времени.Наиболее близким к изобретению является демодулятор ФМС, содержащий гетеродин, два канала обработки сигнала,сумматор, интегратор и опорный тракт, прицем каждый из каналов обработки сигналасостоит из последовательно включенныхсмесителя, фильтра нижних частот (ФНЧ) иперемножителя, при этом входы каналовобработки обьединены и являются входомдемодулятора, выходы каналов обработкиподключены к сумматору, выход которогосоединен со входом интегратора, колебания гетеродина подаотся на смесители сосдвигом фаз на 90, а опорный тракт состоитиз третьего перемножителя, компаратора,трех полосовых фильтров (ПФ) и двух делителей частоты, причем входы третьего пере- множителя подключены к выходам ФНЧ каналов обработки сигнала, а выход через первый ПФ подключен ко входу компаратора, прямой. выход которого через первый делитель частоты и второй ПФ, а инверсныйвыход - через второй делитель частоты и третий ПФ - подключены,ко вторым входам перемножителей каналов обработки сигнала, при этом выход первого делителя частоты подключен к управляющему входувторого делителя частоты.Преимуществом этого демодулятора является простота выделения опорного колебания, так как благодаря квадратурному построению демодулятора разность частоты сигнала 1 с и гетеродина Гг может бытьвыбрана сколь угодно малой, в том числе меньшей ширины спектра сигнала, Необходимо лишь соблюдение условия (1 с - Гг)ЛГн,где ЛГ - нестабильность частоты канала связи. Работа всех элементов опорного тракта на "сверхнизкой" частоте позволяет производить деление частоты с по лощью обычных цифровых делителей (триггеров). На низкой частоте также легко реализуется сколь угодно узкая полоса пропускания опорного тракта, что обеспечивает высокое отношение сигнал/шум в опорном тракте,Достоинством такого демодулятора является также то, что он может использоваться для прямого преобразования радиосигналов на видеочастоту в широкой полосечастот, так как единственным перестраиваемым элементом является гетеродин,Однако недостатком устройства является ограниченный динамический диапазон,так как его выходные элементы, в цастностиперемножители, критичны к уровню подаваемого сигнала,Введение раздельной автоматической регулировки уровня сигналов в каждом канале привело бы к снижению помехоустойчивости демодулятора; так как при большой глубине регулировки из-за неизбежного различия регулировочных характеристик (зависимости коэффициента усиления от управляющего напряжения) сигналы на входах перемножителей будут иметь различный уровень. Это приведет к снижению помехоустойчивости демодулятора.Целью изобретения является расширение динамического диапазона и повышение помехоустойчивости квадратурного квазикогерентного демодулятора ФМС,Поставленная цель достигается тем, цто в известный демодулятор, содержащий гетеродин, два канала обработки сигнала, 175889835 где глпч = и - в, - разность частот гетеродина и сигнала.Перемножением квадратурных сигналов в перемножителе 7 образуется сигнал удвоенной разностной частоты 2 оъ;, выделяе мый полосовым фильтром 11, из которого компаратар 22 формирует две взаимно противоположные последовательности типа "меандр", Путем их деления фильтрации первой гармоники с помощью делителей 14, 45 15 и фильтров 12; 13 на вторых входах пере- множителей 5, б образуются опорные сигналыОФ) = совам, т; (2) 02 = эп аъч 1. (2 а) 50 После перемножения сигналов (1) и (2) в перемножителях 5, 6 и суммирования в сумматоре 8 образуется видеосигнал Овых(с) = Ос(1) 01(1) ф. Оь(1) 02(1) =- 55= а(г) сов аъчт+ а(с) зп вп,т= а(т), (3) подаваемый на вход интегратора, выполняющего роль решающего устройства. сумматор, интегратор и опорный тракт, введены элементы, обеспечива 1 ощие автоматическую регулировку усиления в двух каналах с сохранением равенства уровней выходных сигналов, а именно: два регулируемых 5 усилителя, второй и третий сумматоры, первый и второй детекторы, вычитающее устройство и инвертор.На чертеже приведена структурная схема демодулятора. 10Устройство (фиг,1) содержит первый и, второй,смесители 1 и 2, первый-третий пе-. ремножители 5 - 7, первый и второй фильтры нижних частот 3, 4, первый-третий полосовые фильтры 11 - 13, гетеродин 20, фазовра щатель 21, компаратор 22, первый и второй делители частоты 14, 15, первый-третий сумматоры 8 - 10, первый и второй регулируемые усилители 16, 17, первый и второй амплитудные детекторы 18; 19, вычитаю щее устройство 23, инвертор 24 и интегратор 25.Устройство работает следующим образом. При поступлении на вход двоичного фазоманипулированного радиосигнала 25 Выход первого делителя частоты соединен с управляющим входом второго делителя для исключения неоднозначности фазы на 90, Если бы делители работали незави. симо друг от друга, то вследствие неопределенности фазы при делении частоты их выходные сигналы имели бы видсов йЪч 1 и + эп иЬ 1. Введение указанной связи устраняет зту неоднозначность: по входу приходящего импульса второй делитель устанавливается в то состояние, в котором в данный момент времени находится первый делитель. Если, например, на выходе первого делителя в результате действия помех произойдет скачок фазы, то зто повлечет принудительный скачок Фазы на выходе второго делителя. Таким образом, сигнал на выходе первого делителя всегда опережает на 90 сигнал второго делителя, чем устраоняется неопределенность фазы на 90, А присущая двоичным фазоманипулированным сигналам неопределенность в 180 устраняется, как обычно, введением относительности в передаваемый сигнал, При увеличении уровней обрабатываемых сигналов возрастают напряжения на выходах амплитудных детекторов 18 и 19, которые через первые входы сумматоров 9 и 10 воздействуют на управляющие входы усилителей 16 и 17 уменьшая их усиление, Как видно из фиг,1, при равенстве выходных напряжений усилителей равны напряжения 01.и 02 на выходах детекторов 18 и 19. При атом разностное напряжение на выходе вычитающего устройства Л О = 01 - 02 = 0 и регулировка усиления каждого из усилителей осуществляется раздельно, так как перекрестная связь между каналами отсутствует,Однако при большой глубине регулировки неравенство выходных сигналов является неизбежным ввиду разброса регулировочных характеристик усилителей (зависимость коэффициентов усиления от управляющего напряжения), В этом случае на выходе вычитающего устройства 23 появляется разностное напряжение Л О .= 01 - -02, пропорциональное разности уровней выходных сигналов Ос(1) и О(1). Так, при ОсО на выходе вычитающего устройства 23 напряжение Л О =- 01 - 02О, а на выходе инвертора 24 - напряжение - ЛОО. Положительное напряжение Л О, воздействуя через второй вход сумматора 9, уменьшает усиление усилителя 16 (фиг.2 б). Отрицательное напряжение минус Л О с выхода инвертора 24, воздействуя через второй вход сумматора 10, уменьшает общую величину напряжения на выходе этогоЗаказ 3013Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 7сумматора, что приводит к возрастанию усиления усилителя 17. В результате обеспечивается выравнивание уровней сигналов на выходах обоих усилителей. При О,0 наоборот, влияние перекрестных связей обеспечивает увеличение усиления первого и снижение усиления второго усилителя.Таким образом; введенные элементы обеспечивают автоматическую регулировку усиления в двух каналах с сохранением равенства уровней выходных сигналов.Предлагаемое устройство может быть реализовано на современной элементной базе, Все фильтры могут быть выполнены нэ основе активных ЯС-звеньев второго порядка с многопетлевой обратной связью на операционных чсилителях К 140 УД 6, Перемножители - на ИМИ 525 пс 2 А, сумматоры и интегратор - на основе ОУ К 140 УД 6, компаратор - нэ 521 СА 1. Гетеродин, регулируемые усилители и амплитудные детекторы целесообразно реализовать на : полупроводниковых приьорах, э фазоврэщатель - на основе.1 С-звеньев 4, делители частоты - на элементах цифровой техники, например, серий 133, 155.Формула и забрете н ия Квазикогерентный демодулятор фазоманипулированных сигналов, содержащий первый смеситель, выход которого соединен с входом первого фильтра нижних частот, первый перемножитель, выход . которого соединен с первым входом первого сумматора, выход которого соединен с входом интегратора выход которого является выходом квазикогерентногодемодулятора, выход второго смесителя соединен с входом второго фильтра нижних частот, выход второго перемножителя соединен с вторым входом первого сумматора, первые входы смесителей соединены и являются входом квазикогерентного демодулятора, выход гетеродина соединен с вторым входом первого смесителя и через фазовращатель на 90 с вторым входом второго смесителя, выход третьего перемножителя через первый полосовой фильтр соединен с вхо дом компаратора, прямой выход которогочерез последовательно соединенные первый делитель частоты и второй полосовой фильтр соединен с первым входом первого перемножигеля, инверсный выход компарэ тора через последовательно соединенныевторой делитель частоты и третий полосовой фильтр соединен с первым входом второго перемножителя, выход первого делителя частоты соединен с вторым вхо дом второго делителя частоты, о т л и ч а ющ и й с я тем, что, с целью повышения помехоустойчивости и расширения динамического диапазона, введены блок вычита. ния, последовательно соединенные первый 20 регулируемый усилитель, первый амплитудный детектор и второй сумматор, последовательно соединенные второй регулируемый усилитель, второй амплитуд-.ный детектор и третий сумматор, а также 25 инвертор, причем выход первого фильтранижних частот через первый регулируемый усилитель соединен с вторым входом первого и первым входом третьего перемножителей, выход второго фильтра нижних частот 30 через второй регулируемый усилитель соединен с вторыми входами второго и третьего перемножителей, выход первого амплитудного детектора соединен с первым входом блока вычитания, выход которого со единен с вторым входом второго сумматораи через инвертор - с вторым входом третьего сумматора, выход второго амплитудного детектора соединен с вторым входом блока вычитания, выход второго сумматора соеди нен с вторым входом первого регулируемогоусилителя, выход третьего сумматора соединен с вторым входом второго регулируемого усилителя,