Устройство для измерения параметров движения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 6 01 Р 3/ Я Т ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОК АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССРМ 1275290, кл. 6 01 Р 3/36, 1984.Авторское свидетельство СССРЬ 1448282, кл. 6 01 Р 3/64, 1986. Изобретение относится к измерению неэлектрических величин и может быть использовано для измерения скорости линейного перемещения движущихся объектов по заданной траектории.Цель изобретения - повышение быстродействия и точности.Структурная схема устройства приведена на чертеже.Устройство содержит датчики 1, по количеству точек регистрации движущегося объекта, элемент обьединения датчиков И 2, измеритель,3 временных интервалов, вычислитель 4, триггер 5, элемент И 6, формирователь импульсов 7, элементы задержки сигнала 8-12, делитель частоты 13.Вычислитель 4 состоит из делителей 14, 15, сумматора 16, вычислителя 17 и постоянной памяти перепрограммируемого запоминающего устройства (ПП 3 У) 18.Выходы измерителя временного интервала 3 подключены к информационным входам вычислителя 4, выходы датчиков 1 через Элемент объединения датчиков (например, схемы ИЛИ) 2 подключены к входу изме 1720018 А 1(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПАРАМЕТРОВ ДВИЖЕНИЯ(57) Изобретение относится к измерению неэлектрических величин, Цель изобретения - повышение быстродействия и точности, При движении объекта вдоль датчиков 1 измеритель временных интервалов 3 преобразует временные интервалы в код, который используется вычислением 4 для определения скорости, ускорения и методической ошибки измерения на каждом интервале движения объекта между соседними датчиками. 1 з,п, ф-лы, 1 ил. рителя временных интервалов 3 и к 5-входу триггера 5, а также к первому входу элемента И 6, второй вход которого соединен с выходом триггера 5. Первые В-вход триггера 5 соединен с основным выходом делителя частоты 13 и через первый элемент задержки сигнала 8 с первым установочным входом вычислителя 4, адресные входы которого подключены к информационным выходам делителя частоты 13, выход элемента И 6 соединен через формирователь импульсов 7 с счетным входом делителя частоты 13 и через второй элемент задержки сигнала 9 -с первым стробирующим входом вычислителя 4 и с входом третьего элемента задержки сигнала 10, выход которого соединен с вторым стробирующим входом вычислителя 4 и с входом четвертого элемента задержки сигнала 11, выход четвертого элемента задержки сигнала соединен с третьим стробирующим входом вычислителя 4, второй установочный вход вычислителя 4 измерителя временных интервалов 3 и второй 8-вход триггера 5 объединены и подключены к входу установки устройства в исходное1720018 входу стробирования вычислителя 4.В вычислителе 4 адресные входы памя ти 16 подключены к адресным входам вычислителя 4, а выходы - к вторым входам первого делителя 14, первые входы которого подключены к информационным входам 10 15 выходы, являясь вторыми .выходами вычисли 20 30 состояние, а первый установочный вход измерителя временных интервалов 3 подключен через пятый элемент задержки 12 к вычислителя 14, выходы первого делителя 14 являются первыми выходами вычислителя 4 и подключены к первым информационным входам сумматора 16 и первым информационным входам вычитателя 17, вторые информационные входы вычитателя 17 подключены к выходам сумматора 16, а теля 4, - к вторым информационным входам второго делителя 15, первые входы которого соединены с первыми входами первого делителя 14, стробирующий вход первого делителя 14 подключен к первому стробиру ющему входу вычислителя 4, стробирующий вход вычитателя 17 подключен к второму стробирующему входу вычислителя 4, а стробирующие входы сумматора 16 и второго делителя 15 подключены к третьему стробирующему входу вычислителя 4, Первый установочный вход сумматора 16 подключен к первому установочному входу вычислителя 4, второй установочный вход которого подключен к второму установочному входу сумматора 16, Выходы второго делителя 15 являются третьими выходамивычислителя 4. Устройство работает следующим образом.В исходном состоянии триггер 5 находится в состоянии, обеспечивающем закрытие элемента И 6. В память ППЗУ 18 вычислителя 4 занесены (запрограммированы) по соответствующим адресам значения интервалов между датчиками.При появлении объекта (габаритные размеры которого меньше базового.расстояния между датчиками 1 перед первым датчиком 1 он формирует сигнал регистрации объекта, который проходит на выход элемента обьединения датчиков И 2. При этом взводится триггер 5 и открывается элемент Ибдля прохождения наеговыходсигналов, поступающих с выхода элемента объединения датчиков 2. Одновременно задним фронтом первого импульса запускается измеритель временных интервалов 3, в котором производится от его внутреннего генератора подсчет эталонных импульсов оцифровка промежутка времени между двумя соседними импульсами с выхода элемен 40 50 55 та объединения датчиков И 2, т.е, между сигналами регистрации объекта между двумя соседними датчиками 1. Второй сигнал, появившийся на выходе элемента объединения датчиков 2 от второго датчика, останавливается по переднему фронту измерительного процесса блока 3. Этот же сигнал, пройдя через элемент И 6, поступает на вход формирователя импульсов 7, где выделяется его передний фронт, по которому срабатывает делитель частоты 3, устанавливая на адресных входах вычислителя 4 код, соответствующий запрограммированной в пазу 18 длине первого базового расстояния между первым и вторым датчиками 1), при этом на выходе ППЗУ 18 выставляется код, соответствующий этому расстоянию М 1, а через время, необходимое для завершения процесса установки этого кода, которое задается вторым элементом задержки сигнала 9, стробируется делитель частоты 14, в котором осуществляется операция делителя кода, соответствующего базовому расстоянию М 1, и когда на выходе измерителя временного интервала 3, т.е. кода, соответствующего времени прохождения объекта расстояния М 1 после операции деления по стробирующему сигналу на выходе первого делителя 14 и, следовательно, на первом выходе устройства проявляетЛЬ ся код, соответствующий Ч = - черезат время, задаваемое третьим элементом задержки сигнала 10, которое обеспечивает надежное установление кодовой информации на выходе первого делителя частоты 14, стробируется вычислитель 17, в котором осуществляется вычитание из кода на выходе сумматора 16 кода на выходе первого делителя 14, где определяется средняя ско рость на интервале временидо этого в сумматоре 16 накапливается код, который соответствует значению скорости Ч(в исходном состоянии .Ч щ = О) в результате операции на выходе вычитателя 17 получается код, соответствующий Чм 1, т,е. методической погрешности измерения скорости. Через время, задаваемоечетвертым элементом задержки сигнала 11, формируется сигнал стробирования второго делителя частоты 15 и сумматора 16;Время задержки сигнала выбирается из условия окончания переходных процессов установки кода на выходе вычислителя 17, При стробировании второго делителя 15 в нем осуществляется операция а2 Леч,авсумматоре 16 операция Чн+1 Чф + ЬМ, далее устройство измерения скорости повторяет свой цикл измерения скорости между вторым и третьим,третьим и четвертым и т.д датчиками. ля, второй установочный вход вычислителя, После прохождения всех датчиков срабаты- измерителя временных интервалов и втовает делитель частоты 13 по своему основно- . рой В-вход триггера объединены и подклюмувыходу,чтоприводиттриггер 5 висходное чены к входу установки устройства в расстояние, г через время, несколько боль исходное состояние, а первый установочшее, чем 71+ т 2+тз; сбрасывается в исход- ный вход измерителя временных интерваное состояние и сумматор 16 и устройство лов подключен через пятый элемент подготавливаетсядля замераскоростив но- задержки сигнала к входу стробирования вом замере, через время, задаваемое пятым вычислителя, входы которого подключены к элементомзадержкисигнала 12,сбрасывает выходам измерителя временных интервася в исходное состояние и измеритель вре- лов.менных интервалов 3. 2. Устройство по и. 1, о т л и ч а ю щ е еФормула изобретения с я тем, что, с целью повышения точности, 1. Устройство для измерения парамет- вычислитель содержит блок памяти, два деров движения, содержащее датчики, изме лителя, сумматор и вычитатель, адресные ритель временного интервала, вычислитель, входы блока памяти подключены к адрес- триггер, элемент задержки, делитель часто- ным входам вцчитателя, а выходы - к втоты, формирователь импульсов, о т л и ч.а ю- рым входам первого делителя, первые щ е е с я тем; что, с целью повышения бцс- входы которого подключены к информацитродействия,в него дополнительно введены 20 онным входам вычислителя, входы первого элемент объединения датчиков, элемент И, делителя являются первыми выходами вывторой, третий, четвертый и пятый элемен- числителя и подключены к первым информатызадержкисигнала,причемвцходыдатчи- ционным входам сумматора и первым ков через элементы объединения датчиков информационным входам вцчитателя, втоподключены к входу измерителя временных 25 рые информационные входы которого подинтервалов и к Я-входу триггера, а также к ключены к выходам сумматора, а выходы, первому входу элемента И, второй вход ко- являясь вторыми выходами вычислителя, торого соединен с выходом триггера, пер- подключены к вторым информационным вый й- вход которого соединен с выходомвходам второго делителя, первые входы коделителя частоты и через первый элемент 30 торого соединены с первыми входами перзадержки сигнала - с первым установочным ваго делителя, стробирующий вход первого входом вычислителя, адресные входы кото- делителя подключен к первому стробируюрого подключены к информационным выхо- щему входу вычислителя, стробирующий дам делителя частоты, выход элемента И вход вцчитателя подключен к второму стросоединен через формирователь импульсов с 35 бирующему входу вычислителя, а стробирусчетнцм входом делителя частоты, который . ющие входы сумматора и второго делителя через второй элемент задержки сигнала со- подключены к третьему стробирующему единен с первым стробирующим входом вы- входу вычислителя, первый установочный числителя и входом третьего элемента вход сумматора подключен к первому уста- задержки сигнала, выход которого соеди новочному входу вычислителя, второй устанен с вторым стробирующим входом вычис- новочный вход которого подключен к лителя и с входом четвертого элемента второму установочному входу сумматора, задержки сигнала, выходом соединенного с выходы второго делителя являются третьи- третьим стробирующим входом вычислите- ми выходами вычислителя451720018 Составитель В.Парамонов едактор ГМозжечкова Техред М,Моргентал Корректор М,КучеряваяП одственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 аказ 770 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5