Устройство для синхронизации по циклам

.1 ил. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР М 944135, кл. Н 04 3 7/08, 1980.Левин Л.С., Плоткин М,А. Цифровые системы передачи информации, - М,; Радио и связь, 1982, с. 101,(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ(57) Изобретение относится к многоканальной электросвязи. Цель изобретения - повышение помехоустойчивости. Устройство для синхронизации по циклам содержит опознаватель 1 синхрогруппы, состоящий из регистра 2 сдвига и дешифратора 3, анализатор 4 искажений синхросигнала, состоящий из дешифраторов 5 и 6 и элемента И 7, коммутатор 8 режима работы, состоящий из триггера 9, элементов И 10 и 11, элемента Не 12 и элемента ИЛИ 13, цепь 14 удержания синхронизма, в состав которой входят элемент И 15, элемент И-НЕ 16, элемент ИЛИ 17 и накопитель 18 по выходу иэ синхрониэма, цепь 19 поиска синхрониэма, состоящую иэ элементов И 20 и 21, элемента ИЛИ 22, элемента И-НЕ 23, триггера 24 и накопителя 25 по входу в синхронизм, а также элемент И-Н Е 26, анализатор 27 искажений, элемент И 28, делитель 29, генераторный узел 30, выделитель 31,тактовой частоты и канальный распределитель 32. Защиту от ложного сбоя и ложного синхронизма осуществляет.анализатор 27. В устройстве одновремен-, но осуществляется анализ как синхрогрупп, так и команд управления согласованием, ф Только по обобщенному сигналу с выхода анализатора 27 принимается решение о пе- И реводе в тот или иной режим работы систе- С5 10 15 20 25 40 45 50 крывает триГГер 24 и усГанавливает делитель 29 частоты в новое СГ стояние. В результате вся цепь поиска начлнает работу под управлением последовательности импульсов из делителя 29 частоты, но уже в отличающемся от предыдущего состоянии, Одновременно сигнал с выхода элемента И-НЕ 23 открывает триггер 9 и сбрасывает накопитель 25 в нулевое положение. Его заполнение начинается с часотой, определяемой новым состоянием делителя 29 частоты.При одновременном заполнении накопителей 18 и 25 первый же импульс от делителя 29 частоты сбрасывает через элемент И 28 генераторнцй узел 30 в новое состояние, Накопитель 21 по входу в синхронизм остается заполненным (режим контроля" в цепи поиска), а накопитель 18 по вцходу из синхронизма обнуляется, Если же в процессе работы переполнился накопитель 18 по выходу из синхронизма, а накопитель 25 повходу в синхронизм еще не заполнился (и наоборот), сброс генераторного узла,30 не произойдет вследствие отсутствия одного из сигналов на входе элемента И 28.При истинном сбое синхронизма на выходе анализатора 27 искажений сигнал не совпадает с импульсной последовательностью от генераторного узла 30, В результате 30 на выходе элемента М-НЕ 23 формлруется сигнал, который открывает триггер 9, тем самым блокируя работу дешифраторов 5 и 6 и включая в работу дешифратор 3. Одновременно сигнал с выхода элемента И-НЕ 23 открывает трлггер 24. В результате первая же комбинация, идентичная синхрогруппе, образуе сигнал иа выходе дешифратора 3, который через открытый элемент И 10, элемент ИЛИ 13 и открытый элемент И 21 сбросит делитель 29 частоты в новое положение. Если в дальнейшем сигналы с вцхода анализатора 27 искажений совпадают с последовательностью от делителя 29 частоты, то накопитель 25 по входу в синхронизм заполняется и сигналом с своего выхода закрывает триггер 3, тем самым выключая дешифратор 3 из работь 1 и и дключая в работу дешифраторы 5 и 6, В противном случае процесс поиска повторяется. Таким образом, триггер 9 коммутатора 8 режима работы уп равляет работой дешифраторов 3, 5 и 6. Следует отметить, что данное устройство работоспособно как при работе только дешифратора 3 (на выходе, триггера 9 постоянная единица), так и приработе только дешифраторов 5 и 6 (на выходе триггера 9 постоянный ноль). при поступлении сигнала на второй вход триггера 9 с накопителя 25, что соответствует его эапол",о:,гв гу свето.,нию (режим контроля в цепи пп:; ока), на выходе триггера 9 сигнал отсутст:. ет. В результате элемент И 11 открцт, а элемент И 10 закрыт - в работе находятся дешифратары,Защиту от ложноГО слОЙ и лОжнОГО синхранизма осуществляет анализатор 27 искахений. В устройстве одновременно осуществляется анализ как синхрогрупп, так и команд управления согласованием. Только по обобщенному сигналу с выхода анализатора 27 искажений принимается решение о переводе системы в тот или иной режим работы.Как в режиме поиска, так и в режиме синхронизма сигнал с выхода элемента ИГИ 13 поступает на вход элемента И-НЕ 26, Если данный сигнал совпадает с последовательностью импульсов делителя 29 частоты, то на первый вход анализатора 27 иска.кений сигнал не поступает, Это соответс.вует наличию синхрогруппы - истинной или ложной, В противном случае на первом входе анализатора искажений сформирован сигнал, означающий отсутствие синхрогруппы на соответствующих позициях, Следует подчеркнуть, что в режиме синхроннзма дешифраторц 5 и 6 позволяют ог,.:э-ав".т: и синхроГруппц с дОпустимыми искажениями, На входы анализатора 27 ис;: ;-ни"; поги лают сигналы о искажении команды "+ или "-" из соответствующих приемников команд управления сОГлдсова нием скоростями передачи блоков асинх" речного сопряженля,Сигналы об искажении команд управлени согласованием скоростями поступают на входы анализатора 27 искажений. Каждая пара входов анализатора может быть соединена с соответствующими выходами приемника команд управления согласованием блока асинхронного сопряжения, Этими выходами могут служить выходы корректора ошибок приемника команд управления согласованием скоростями передачи, Так, если зафиксированы три по ледавательные команды "+" или "-", что свидетельствует соответственно об искажении команды "+" или "-", то на выходе счетчика числа команд формируется сигнал ошибки, который поступает на соответствую ший вход предлагаемого анализатора.Таким образом, если в режиме синхронизма отсутствует сигнал с выхода анализатора 27 искажений, что соответствует или отсутствию синхрогруппы с двумя и более командами управления согласованием. или только отсутствия трех и более команд управления, на выходе элемента И-НЕ 23 формируется сигнал, который блокирует через1690209 Ф ормула из о бр ете ни я Устройство для синхронизации по циклам, содержащее последовательно соединенные регистр сдвига и дешифратор синхрогруппы, цепь удержания синхронизма и цепь поиска синхронизма, выходы которых через элемент И подключены к управляющим входам цепи удержания синхронизма и генераторного узла, один из выходов которого соединен с одним их входов Составитель В,ЕвдокимоваТехред М.Моргентал Корректор М,Демчик Редактор О.Хрипта Заказ 3827 Тираж Подписное .ВНИИПИ Госуцарственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 45 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 триггер 9 работу дешифраторов 5 и 6, В работу вводится дешифратор 3. Система перешла в режим поиска, Первая же кодовая комбинация, аналогичная структуре синхрогруппы, образует на выходе дешифратора 3 единичный сигнал, который через открытый элемент И 10 элемент ИЛИ 13 и открытый элемент 21 сбрасывает делитель 29 частоты в новое состояние, одновременно закрывая триггер 24, Система переходит в режим накопления по входу в синхронизм. В следующем цикле опять анализируются команды управления согласованием и синхрогруппа. При отрицательном исходе сигнал на выходе анализатора 27 искажений отсутствует) устройство снова осуществляет поиск синхрогруппы, В противном случае единичный сигнал с анализатора искажениР совпадает с последовательностью импульсов от делителя частоты, на выходе элемента И 20 формируется единица, которая через элемент ИЛИ 22 записывается в накопитель 25 по входу в синхронизм. При заполнении данного накопителя первый же сигнал от делителя 29 частоты сбросит генераторный узел 30 в новое состояние. 5 10 15 20 25 30 35 цепи удержания синхронизма, другие выходы генераторного узла соединены с соответствующими входами канального распределителя, сигнальный вход которого соединен с соответствующими входами регистра сдвига и выделителя тактовой частоты, выход которого соединен с входами генераторного узла и делителя частоты, выход которого соединен с соответствующим входом элемента И и с входом цепи поиска синхронизма, другой выход которой соединен с управляющим входом делителя частоты, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные анализатор искажений синхросигнала, коммутатор режима работы, элемент И-НЕ и анализатор искажений, при этом сигнальный вход регистра сдвига соединен с соответствующим входом анализатора искажений синхросигнала, к другим входам которого подключены соответственно выход регистра сдвига и один из выходов генераторного узла, выход дешифратора соединен с другим входом коммутатора режима работы, выход которого соединен с соответствующими входами цепи удержания синхронизма и цепи поиска синхронизма, дополнительные выходы которого соединены с соответствующими входами коммутатора режима работы, выход анализатора искажений соединен с дополнительным входом цепи поиска синхрониэма, а выход делителя частоты соединен с другим входом элемента И-НЕ и с управляющим входом анализатора искажений, входы которого являются входами команд управления согласованием,