Преобразователь код временной интервал

(51)5 Н 03 М 1 82 уф 1 л САНИЕ ВУ 16 обнуляются реи 9 и счетчик 7 имм по шин 4, триггеры ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТ(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах преобразования и кодирования информации. Целью изобретения является расширение области применения преобразоИзобретение относится к вычислительной технике и может быть использовано в устройствах преобразования и кодирования информации,Целью изобретения является расширение области применения преобразователя за счет обеспечения циклического преобразования асинхронно изменяющегося во времени входного кода.На фиг. 1 приведена структурная электрическая схема преобразователя; на фиг. 2 - временные диаграммы его работы.Преобразователь содержит генератор 1 импульсов, регистр 2, шины 3 входного кода, регистр.4, блок 5 сравнения кодов, .0-триггер 6, счетчик 7 импульсов, элемент И 8, Я 5-триггер 9, элемент И 10, шину 11 записи, элементы ИЛИ 12 - 15, шину 16 сброса и выходную шину 17.Преобразователь работает следующим образом.Сигналоегистры 2 и 6,ЯО,р 1654979 А 1 вателя за счет обеспечения циклического преобразования асинхронно изменяющегося во времени входного кода. Преобразователь содержит генератор импульсов, два регистра, шины входного кода, блок сравнения кодов, О-триггер, счетчик импульсов, два элемента И, Я 5-триггер, шину записи, четыре элемента ИЛИ, шину сброса и выходную шину. Преобразователь формирует импульсную последовательность с интервалами, пропорциональными последовательности входных кодов, причем в схеме предусмотрена защита от возможных сбоев при совпадении импульса на шине записи с импульсом на выходной шине путем повторной записи информации в регистр. 2 ил. пульсов, при этом в счетчик 7 записывается число 2, в оба регистра - 1, по крайней мере, в один из старших разрядов из диапазона рабочих кодов (например, в старши й р аз ряд) . Последнее реал изуется испол ьзованием инверсных выходов второго разряда счетчика 7 и старших разрядов регистров 2 и 4.После снятия сигнала сброса счетчик 7 начинает подсчет тактовых импульсов.При заполнении счетчика 7 кодом, совпадающим с кодом в регистре 4, на выходе блока 5 появляется высокий уровень, который вызывает срабатывание 0-триггера 6.Импульс с выхода 0-триггера 6 поступает на выходную шину 17, а также через элемент ИЛИ 12 выдает разрешение на списывание информации из регистра 2 в регистр 4 и через элемент ИЛИ 14 сбрасывает счетчик 7 (с записью в него кода 2), после чего счетчик начинает формировать новый интервал времени. Работа схемы повторяется с имеющимся в регистре 2 кодом до прихода сигнала записи по шине 11 в произволь 1654979формула изобретения 3ный момент времени. При этом информация с шин 3 записывается в регистр 2 и очередным импульсом с выхода 0-триггера 6 переписывается в регистр 4.Импульсы на выходе блока 5 и, соответственно, на выходной шине 17 формируются с периодом, определяемым кодом в регистре 4. Для исключения возможности ложного срабатывания 0-триггера 6 из-за переходного процесса при изменении информации в регистре 4 осуществляется (через элемент 13 ИЛИ) разрешение сравнения текущего кода счетчика 7 и кода в регистре 4 только в диапазоне рабочих кодов, что обеспечивается подключением к входам элемента 13 ИЛИ старших разрядов кодов рабочего диапазона.В схеме предусмотрено исключение возможных сбоев в работе преобразователя , при совпадении импульса с выходной шины 7 с импульсом на шине 11 записи (при таком совпадении в регистр 4 может быть записан еще не установившийся искаженный код с выходов регистра 2).Совпадение указанных импульсов фиксируется элементом И 10, выходной импульс которого устанавливает Ю-триггер 9 в единичное состояние, Высокий потенциал с выхода Я 5-триггера выдает разрешение на прохождение импульса с выхода -го разряда счетчика импульсов через элемент И. 8 и элемент ИЛИ 12 на вход разрешения записи регистра 4, чем обеспечивается повторная запись уже правильной информации из регистра 2 в регистр 4 (при этом блок 5 сравнения кодов закрыт сигналом с выхода элемента ИЛИ 13), Ю-триггер обнуляется сиг, налом с выхода старшего по отношению к , -му разряду счетчика через элемент ИЛИ 15,Таким образом, в преобразователе обеспечивается возможность непрерывного преобразования асинхронно изменяющегося входного кода во временные интервалы, соответствующие текущему значению входного кода. Преобразователь код - временной интервал, содержащий Ю-триггер, первый и второй элементы И, счетчик импульсов, первый 10 15 20 25 30 35 40 4регистр, информационные входы которого являются соответствующими шинами входного кода, а вход разрешения записи является шиной записи, блок сравнения кодов, первые информационные входы которого соединены с соответствующими выходами счетчика импульсов, Й-триггер, 0-вход которого соединен с выходом блока сравнения кодов, а С-вход - с выходом генератора импульсов, отличающийся тем, что, с целью расширения области применения преобразователя путем обеспечения циклического преобразования асинхронно изменяющегося во времени входного кода, в него введены первый, второй, третий и четвертый элементы ИЛИ и второй регистр, информационные входы которого соединены с соответствующими выходами первого регистра, выходы соединены с соответствующими вторыми информационными входами блока сравнения кодов, вход сброса объединен с входом сброса первого регистра, Р-входом 0-триггера, первыми входами третьего и четвертого элементов ИЛИ и является шиной сброса, а вход разрешения записи соединен с выходом. первого элемента ИЛИ, первый вход которого объединен с вторым входом третьего элемента ИЛИ и первым входом второго элемента И, подключен к выходу 0- триггера и является выходной шиной, а второй вход первого элемента ИЛИ соединен с выходом первого элемента И, первый вход которого подключен к выходу младшего из группы средних разрядов счетчика импульсов, а второй вход - к выходу Ю-триггера, 5-вход которого соединен с выходом второго элемента И, второй вход которого является шиной записи, Р-вход Ю-триггера подключен к выходу четвертого элемента ИЛИ, второй вход которого соединен с выходом старшего из группы средних разрядов счетчика импульсов, вход сброса которого подключен к выходу третьего элемента ИЛИ, счетный вход - к выходу генератора импульсов, а выходы группы старших разрядов счетчика импульсов соответственно подключены к входам второго элемента ИЛИ, выход которого соединен с входом разрешения сравнения блока сравнения кодов.1654979 оХн УоРлф ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж - 35, Раушская наб д, 4/5 Производственно-издательский комбинат Патент, г, Ужгород, ул. Гагарина, 101