Устройство для контроля ошибок воспроизведения информации с носителя магнитной записи

(19) (И 161933 А 1 В 27/ ПИ БРЕТЕН 6,к Чехлай ьство СССР 7/36, 1988. ТРОЛЯ ОШИБОКМАЦИИ С НОСИТЕ ть использовано контроля для искетов ошибокной записи-вост входную шинуния псевдослусти символов ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ П(НТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(46) 07.01.91. Бюл. Р (72) И.В. Чуманов и И (53) 681.84.001.2(088 (56), Авторское свидет 9 1527666, кл. С 11 В (54) УСТРОЙСТВО ДЛЯ К ВОСПРОИЗВЕДЕНИЯ ИНФОР ИАГНИТНОЙ ЗАПИСИ (57) Устройство может б в отдельной аппаратуре следования структуры и канала цифровой магии произведения и содерю 1 сигнала воспроизвед чайной последовательн 2входную шину 2 тактового синхросигнала, детектор 3 ошибок, триггеры 4,5, элемент И 7, двоичный счетчик 8, бло 9 оперативной памяти, выходную шину 10 сигнала ошибок, выходную шину 11 цикловой синхронизации, кнопку 12, тумблер 13, элемент ИЛИ 14 и светодиод 15. Цель изобретения - расширение диапазона индикации структуры пакета ошибок сигнала воспроизведения без существенного уложения устройства - достигается в результате использования для регистрации пакетов ошибок оперативной памяти и последующего осуществления, непрерывного периодического выхода содержимого памяти на экран осциллографа. 1 ил.Изобретение относится к приборостроению, а именно к технике магнитной записи, и может быть использованов отдельной аппаратуре контроля для5исследования структуры групповых ошибок канапа цифровой магнитной записивоспроизведения,Целью изобретения является повышение точности контроля путем расширения диапазона индикации структуры пакетов ошибок сигнала воспроизведения.На чертеже представлена схема предлагаемого устройства.устройство содержит входную шину 151 сигнала воспроизведения тестовойпсевдослучайной последовательности(цикловой) синхронизации, элементы12 и 13 управления, элемент ИЛИ 14 ииндикатор 15.Входная шина 1 сигнала воспроизведения псевдослучайной последовательности соединена с информационнымвходом детектора 3 ошибок, выход ко Оторого соединен с информационным входом Э-триггера 5, выход которого сое,динен с тактирующим входом С триггера4 и с информационным входом блока 9оперативной памяти, Выход разрядов(кроме последнего) счетчика 8 соединен с адресными входами блока 9 оперативной памяти, выход которого соединен с информационным входом Э триггера 6. Выход последнего соединен с 4 Овыходной шиной 10 сигнала ошибок. Инверсный выход элемента И 7 соединенс тактирующим входом С триггера б, свходом блокировки блска 9 оперативнойпамяти и со счетным входом счетчика 8,45выход предпоследнего разряда которогосоединен дополнительно с выходной шиной 1 1 синхронизации. Выход элемента13 управления соединен с входом управления записью/считьванием блока 9,с первым входом элемента ИЛИ 14 и сустановочным в единичное состояниевходом триггера 4, выход которого сое"динен с первым входом элемента И 7.Выход элемента 12 соединен с установочным в нулевое состояние входомдвоичного счетчика 8, выход последнегоразряда которого соединен с индикато"ром 15 и с вторым инверсным входом элемента ИЛИ 14, инверсный выход которого соединен с установочным в нулевое состояние входом триггера 4. Входная шина 2 соединена с тактовым входом детектора 3 ошибок, с тактирующий входом триггера 5 и с вторым инверсным входом элемента И 7. На четвертый информационный вход П триггера 4 постоянно подан высокий уровеньнапряжения логической "1" (связь непоказана).Устройство предназначено для запоминания структуры данного пакета ошибок с обеспечением последующей индикации ее на экране осциллографа и работает следующим образом.После последнего приема и запомина" ния блоком 9 пакета ошибок на выходе последнего 11-го разряда двоичного счетчика 8 устанавливается высокий уровень напряжения, который проходит через элемент ИЛИ 14 и сбрасывает в нулевое состояние триггер 4. Запирается элемент И 7, на выходе которого при этом остается высокий уровень напряжения, который блокирует блок 9 оперативной памяти.Для приема нового пакета ошибок (со стиранием в памяти блока 9 устройства ошибок предыдущего пакета) сигналом от кнопки 12 устанавливают счетчик 8 в нулевое состояние. При этом тумблер 13 должен находиться в состоянии, при котором сигнал на его выходе отсутствует, что соответствует режиму запоминания (приема) ошибок, вьщеленных детектором 3.При появлении в воспроизводимой псевдослучайной последовательности ошибок на выходе детектора 3 формируется сигнал, который по положитель. ным фронтам тактового синхросигнала воспроизведения перезаписывается в триггер 5.Первый (в данной серии ошибок) положительный перепад уровней сигнала ошибок на выходе триггера 5 переключает триггер 4 в единичное состояние. На его выходе устанавливается высокий уровень напряжения, который открывает элемент И 7 для прохождения(без инвертирования) тактового синхро. сигнала на счетный вход двоичного счетчика 6, блокирующий вход блока 9 оперативной памяти и тактирующий вход триггера 6. Состояние выхода элемента И 7 - высокий уровень напряжения, т.е. в данной положительной полуволне так 1 б 1933940 45 50 55 тового сигнала состояние не изменилось,Запись сигналов ошибок в блок 9оперативной памяти производится в мо-.менты отрицательных перепадов уровнейтактового сигнала на его блокирующемвходе после установки соответствующего адреса однобитовой ячейки памятиблока 9. Адрес устанавливается послепереключения счетчика 8 положительнымфронтом тактового синхросигнала. Прцэтом получается так, что смена адресов на соответствующих входах блока9 происходит практически уже во времяего блокировки.Таким образом, отрицательным перепадом тактового сцнхросигцала в середине тактовой позиции сигнал первойошибки данного пакета ошибок записывается в ячейку памяти блока 9 с нулевым адресом.Одновременно с записью в триггер5 значениясигнала второй тактовойпозиции данного пакета ошибок положительным Фронтом тактового синхросцгнала переключается счетчик З.В этотже момент поступает высокий уровецьнапряжения (первая половица тактоззойпозиции) ца блокирующий вход блока 9оперативной памяти, Отрпцательным перепадом тактового синхросцгцала ц середине второй тактовой по:зицзш данного пакета ошибок в блок 9 записываетсязначение этой позиции в ячейку памятис первым адресом 0001 и т.д,Блок 9 ца микросхеме 132 РУ 4 обеспечивает запомицацие структуры пакетаошибок протяженностью до 1024 бит.Через 1024 такта ца выходе последнего 11-го разряда двоичного счетчика8 устанавливается высокиц уровень цапряжения, который включает светодиод15, а также проходит через элементИЛИ 14 и сбрасывает в нулевое состояние триггер 4, в результате чего запирается элемент И 7.Свечение индикатора 15 при этомсвидетельствует о том, что устройствоприняло и запомнило данный пакет ошибок, выделенных детектором 3.Далее тумблером 13 включается режим просмотра структуры принятого по"тока ошибок.Дпя индикации зарегистрированногоустройством пакета ошибок необходимо,использовать стандартный электронныйосциллограф, который подключается квыходной шине 10 сигнала ошибок и ис 5 10 15 20 25 30 35 пользуется в режиме внешней синхронн зации. Вход внешней синхронизации осциллографа при этом подключается к выходной шине 11 цикловой синхронизации.При подаче тумбпером 13 сигнала. блок 9 оперативной памяти переводится в режим считывания, а триггер 4 устанавливается в единичное состояние. Элемент ИЛИ 14 при этом блокирует действие выходного сигнала последнего разряда счетчика 8 на триггер 4. Открывается элемент И 7, и тактовый синхросигцал поступает постоянно на счет" ный вход довичцого счетчика 8 для обеспечения последовательного переключения адресов ячеек памяти блока 9, ца вход блокировки блока 9 оперативной памяти и на тактирующий вход выходного триггера б для перезаписи в него содержимого ячеек памяти блока 9. При этом происходит последовательный вывод (с тактовой частотой синхросигнала воспроизведения) на выходную шину 10 устройства содержимого 1024 ячеек памяти блока 9. Циклы вывода периодически повторяются через 1024 такта. Дця синхронизации выходного сигнала по циклам, т,е. по цачалу пачки ошибок, используется выходной сигнал предпосиеднего разряда двоичного счетчикд 8После окоцчизия анализа структуры данного пакета ошибок включают режим записи инФормации в блок 9 оперативной памяти тумблером 13 и обнуляют счетчик 8 кнопкой 12Формула изобретенияУстройство для контроля ошибок воспроизведения информации с носителя магнитной записи, содержащее детектор ошибок, входами связанный с входными шинами сигпала воспроизведения псевдослучайной цослсдовательцости и тактового сицхросигцала воспроизведе-., ния,а выходом - с едицичцым входом первозо триггера, последовательно соединенные второй триггер и элемент И, другой вход которого подключен к входной шине тактового синхросигнала воспроизведения, элемент управления, выход которого соединен с установочным входом второго триггера, и индикатор, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля пу1619339 Составитель Н, МакаренкоРедактор В.Бугренкова Техред Л.Сердюкова Корректор И, Муска Заказ 52 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужпрод, ул. Гагарина,101 тем расширения диапазона индикацииструктуры ошибок сигнала воспроизведения, в него введен блок оперативнойпамяти, установочным входом соединенный с выходом элемента управления,счетчик счетным входом соединен синверсным выходом элемента И, а выхо"дами - с адресными входами блока опе -ративной памяти, подключенного информационным входом к выходу первоготриггера и первому входу второго триггера, дополнительный элемент управления, выходом соединенный с управляющим входом счетчика, третий триггер, 15первым входом подключенный к выходублока оперативной памяти, вторым входом - к инвертирующему выходу элемента И и входу блокировки блока оперативной памяти, а выходом - к выходнойшине сигнала ошибок, при этом выходпоследнего свободного разряда счетчика соединен с входом индикатора иинвертирующим .входом элемента ИЛИ,другой вход которого соединен с элементом управления, а выход подключенк второму входу второго триггера,выход предпоследнего разряда счетчикасоединен с выходной шиной синхронизации, а входная шина тактового синхросигнала воспроизведения подключена кдругому входу первого триггера.