Цифровой преобразователь сигнала дифференциального емкостного датчика

)у С 01 0 5/24 е с ОМИТЕТ ТНРЫТИЯ ОУДАРственныйО ИЗОБРЕТЕНИЯМ ИРИ ГННТ СССР ЗОБРЕТЕНИ ЕЛЬСТ р 4 ерновы подник(СЯ) (72) Фр (53) 62 (54) ЦИ ДИФФЕРЕ (57) Из измерен гар Мирослав (СЯ).317.39 (088.8)РОВОЙ ПРЕОБРАЗОВАТЕЛЬ СИГНАЛА ЦИАЛЬНОГО ЕМКОСТНОГО ДАТЧИКА бретение относится к электроям и может быть использовано М АВТОРСКОМУ СВИ(71) Тесла, конц для измерения неэлектрических величинс помощью дифференциального емкостного датчика (ДД). Цель изобретенияповышение разрешающей способностии точности преобразования путем усреднения результата измерения и устранения влияния переходного процессав ДД - достигается тем, что в датчиксодержащий первичный преобразовательИзобретение относитсся к электро- ции а выход - через. последовательноизмерениям и может быть использовано соединенные блок 6 памяти и декодерея 8 выхо ГСИ 5для измерения неэлектрических вели с входом диспл , дчин, в частности измерения давления соединен с третьим входом блока 25о огос помощью дифференциальногоФФ циального емкост- коммутации, управляющий вход кот рного датчика, соединен с вторым выходом. блока 4 син-Известен цифровой преобразователь хронизации, третий выход которогосигнала дифференциального индуктивно- соединен с управляющим входом благо (емкостного) датчика, содержащий 10 ка 6 памяти, а вход - с первым выпоследовательно соединенные.первич- ходом ПП 1, выход блока 6 памятиный преобразователь, коммутатор и соедин нсо инеи с входом блока 11 вспомогасчетчик, а также генератор импульсов, тельных цепей и через ЦАП 9 и цифровыход которого. соединен с вторым вхо- вой блок 10 сравнения соответственнодом коммутатора. ервП вичный преобразо с первым и вторым выходами устройватель содержит последовательно соединенные лок запуска,б апуска ключ и диффе- ПП 1 (фиг, 2) содержит резисторенциальнь датчик, два ко ры 12.1 и 12;2 конденсаторыи триггер, причем второ вход ключ и 13,2 образованные электродамиФсоединен с истоочником постоянного 20 дифференциального емкостного дат 14 1 и 14.2третий выводы чика, ключи (транзисторы), инапряжения, второи и трет16.1 и 15.2 16.2днфференциапьного датчика соединены компараторы 15.1, 1 . ис первыми входами соответственно пер- Р Рт иггеры 17,1 и 17.2 и блок 18 управвего и второго компараторов, вта аторов вторые ления. Первый вывод резистора 12.1входы которых соединены с источником 25 (1 . ) еди12,2 соединен с выходом источникаположительного напряжения (не покаопорного напряжения, а выходы - спервым и вторым входами триггера, зан), второй вывод - с первым вывовыход которого сое н дом конденсатора 13.1 (13,2), коллектором транзистора 14.1 (14,2) и инпервичного преобразователя.Однако известное устройство хара- вертирующими входами компараторов15.1 и 16,1 (15,2 и 16,2), неинвер"ктеризуется недостаточной точностьюпреобразования, о услб ловленной влиянием тируюшще входы которых соединены соответственно с выходами источниковначального переходного процесса в диф оференциальном датчике и отсутствием положительнжительного и отрицательного опоре я (не показаны). Выходывозможности усреднения результата за ного напряж ниа ато ов 15.1 и 16.1 (15.2 и 16,2)несколько циклов измерения. компараторов . иЦель изобретения - повышение разре- соединены соответственно с К- и 8 п 1 ающей способности и точности путем входами триггеров , , вьг е ов 17.1 (17,2) выходыусреднения результата измерения и которых со де инены соответственно сустранения влияния переходного процес- первым и рвто ым выходами ПП 1, К-вхоса в дифференциальном емкостном дат- ды триггеров 17,140и 17.2 соединенысоответственно с первым и вторым вхочике,я пе вый иНа фиг, 1 приведена схема предла- дами блока 18 управления, ргаемого устройства; на фиг, 2 - схема второй. выходы которого соединены сот етственно с базами транзисторовпервичного преобразователя, . ответств нУстройство содержит первичный пре.1 и 14,2, эмиттеры которых соедиобразователь ( ) , лок к(ПП) 1 б 2 коммута- иены с выходом источника отрицательции, реверсивныи счетчикчик 3 блок 4 ного напряжения (не показан), Вторыесинхронизации, генератор 5 счетных выводь ндко енсаторов 13, 1 и 13,. 2 соеимпул ьс ов.. (ГСИ) блок 6 памяти, деко- динены с общей шиной.Ф50 сле м обдер 7, дисплеи, ци р8 циф оаналоговый Устройство работает следующим опреобразователь (ЦАП) 9, цифровойразом.блок 10 сравнения и блок 11 вспомога- При подключении источников питанияенсато 13, 1 (13,2) начинает заряПП 1 через блок 2 коммутации соеди- жаться положительным напряжением череззисто 12,1 (12, 2), Когда напряжениеиены с первым и вторым информационными резисторна конденсаторе 13,1 (13,2) превьппаетвходами реверсивного счетчика 3, уп- на кондравляющий вход которого соединен с опо ное напряжение компаратора 15.1(17 2).первым выходом блока 4 синхрониза- (15.2) на вьгдле триггера 17.1 (17,2. ), 161386устанавливается уровень логическогонуля, Когда оба триггера 17.1 (17,2)установлены в ноль, блок 18 управленияоткрывает транзисторы 14.1 и 14,2 иконденсаторы 131 и 13.2 перезаряжаются отрицательным напряжением.Затем транзисторы 14.1 и 14.2 закрываются и напряжение на их коллекторах начинает. повышаться за счет заряда конденсаторов 13,1 и 13.2 черезрезисторы 12,1 и 12.2. Скорость повышения этого напряжения обратно пропорциональна емкости конденсаторов 1.3.1и 13,2. Когда потенциал верхней по . 15схеме обкладки конденсатора 13. 16 иг.13,2) превышает опорное напряжение компаратора 16.1 (16.2), последний устанавливает триггер 17.1(17.2) в единичное состояние. Когда 20через некоторое время этот потенциалпревышает опорное напряжение компаратора 15.1 (15.2) последний вновь устанавливает триггер 17.1 (17,2) в нулевое состояние. Таким образом на выходах тригг еров 17. 1 и 17. 2 формируются импульсы, длительность которыхпропорциональна емкости конденсаторов13,1 и 13.2 соответственноУказанные импульсы с выходов ПП 1 30поступают в блок 2 коммутации, который в течение длительности этих импульсов пропускает счетные импульсыс выхода ГСИ 5 соответственно на суммирующий и вычитающий входы реверсив 35ного счетчика 3, в результате чегов реверсивном счетчике 3 накапливается число, пропорциональное. разностиемкостей конденсаторов 13,1 и 13.2дифференциального емкостного датчика,По команде блока 4 синхронизации содержимое реверсивного счетчика 3 за.писывается в блок 6 памяти и последекодирования индицируется дисплеем8, ЦАП 9 обеспечивает получение аналоговой информации на первом выходеустройства, ЦиФровой блок 10 сравнения сигнализирует о превьшении выходным сигналом заданного уровня.Чувствительность и разрешающая способность устройства повышаются приувеличении частоты счетных импульсовГСИ 5. Значительное повышение точности достигнуто увеличением количествациклов измерения и последуюшим усреднением результата, а также путем55устранения влияния переходного про. цесса при заряде емкостей дифференциального емкостного датчика, Таким 4 бобразом получена разрешающая способность не более 10пФ при погрешности не более 0,17., Предлагаемое устройство характеризуется также хорошими технологическими и эксплуатационными показателями. Формула изобретения1. Цифровой преобразователь сигнала дифференциального емкостного датчика, содержащий последовательно соединенные первичный преобразователь, блок коммутации и счетчик, а также генератор счетных импульсов, выход которого соединен с вторым входом блока коммутации, первичный преобразователь содержит ключ, дифференциальный емкостный датчик, два компаратора, триггер и блок управления, причем управляющий вход ключа соединен с первым выходом блока управления, второй вход ключа - с выходом источника постоянного напряжения, первые входы компараторов соединены с выходом источника опорного напряжения, а их выходы - с первым и вторым входами триггера соответственно, выход которого соединен с выходом первичного преобразователя, первый вывод дифференциального емкостного датчика соединен с выходом источника постоянного напряжения, второй вывод - с общей шиной, второй вход первого компаратора соединен с третьим выводом дифференциального емкостного датчика, отличающийся тем, что, с целью повьпцения разрешающей способности и точности преобразования, в него введены блок синхронизации, счетчик выполнен реверсивным. а первичный преобразователь оснащен вторым входом, который соединен с третьим входом блока коммутации, второй выход которого соединен с вторым входом реверсивного счетчика, третий вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с четвертым входом блока коммутации, а вход - с первым выходом первичного преобразователя, в который введены второй ключ, третий и четвертый компараторы и второй триггер, причем первые .входы третьего и четвертого компараторов соединены с выходом источника постоянного напряжения, выход первого ключа и второй вход второго компаратора соединены с третьим выводом дифференци1613864 Составитель М. Хаеактор С. Лисина Техред Л,Олийнык ректор М. Бароши Заказ 3885 Тираж 470 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д 4/5 Производственно-издательский комбинат "Патент", г.ужгор.п, ул. Гагар,10 ального датчика, выход второго ключа и вторые входы третьего и четвертого компараторов соединены с четвертым выводом дифференциального емкостного5 датчика, выходы.третьего четвертого компараторов соединены соответствен" но с первым и вторым входами второго триггера, выход которого соединен с вторым выходом первичного преобразователя, управляющий вход второго ключа соединен с вторым выходом блока управления, вход второго ключа соединен с выходом источника постоянного напряжения, первый и второй входы блока управления соединены соответственно с выходами первого и третьего компараторов.2, Преобразователь по и. 1. о т -л и ч а ю щ и й. с я тем, что, с целью повьппения удобства использования,в него введены последовательно соединенные блок памяти, декодер и дисплей, а также цифроаналоговый преоб-оразователь, блок вспомогательныхцепей и цифровой блок сравнения, причем вход блока памяти соединен с выходом реверсивного счетчика, а выход -с входами цифроаналогового преобразователя, блока вспомогательных цепейи цифрового блока сравнения,