Устройство для контроля цифровых узлов

.ЗГ1 А Шуть ьство СССР/28, 1978.тво СССР1/16, 1985.ТРОЛЯ ЦИФРО- . тся квычисл использовано тиос м.б. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ 1(54) УСТРОЙСТВО ДЛЯ КОВЬИ УЗЛОВ(57) Изобретение отельной технике и 2для контроля цифровых узлов. Цель изобретения - расширение функционал ных возможностей за счет обеспечения контроля цифровых узлов с двунаправленными входами/выходами. Уст ройство содержит генератор 15.тестов, блок 3 памяти эталона, две разрядные схемы сравнения 9, 10, две группы триггеров 11, 12, контактный узел 1, блок 2 усилителей, дешифратор 13 результата, дешифратор 4, три группы шинных формирователей 6-8, элемент НЕ 5. 1 ил.45 160339Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых узлов,Цель изобретения - расширениеФункциональных возможностей за счетобеспечения контроля цифровых узловс двунаправленными входами/выходами.На фиг. 1 показана блок-схема устройства; на фиг,2 - структура разрядной схемы сравнения.Устройство (Фиг.1) содержит контактный узел 1, блок 2 усилителей,блок 3 памяти эталона с двунаправленными выводами, дешиФратор 4, элемент НЕ 5, шинные Формирователи 6-8,разрядные схемы 9 и 10 сравнения,группы триггеров 11, 12, дешифратор13 результата, контролируемый цифровой узел 14, генератор 15 тестов. 20Схема сравнения (Фиг.2) содержитэлементы ИСКЛЮЧАЮЩЕЕ ИЛИ 16, элемент 17 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18.Устройство работает следующим образом,Узел 1 помещается на контрсчируемую цифровую схему, которая установлена на разъеме логической платы.Затем на его входы подаются контролирующие тесты для данной платы.При этом генератором тестов можетбыть как устройство тестового контроля, работающее по заранее составленной контролирующей программе,35так и непосредственно само готовоеизделие цифровой техники.На входы контролируемого цифрового узла поступают двоичные наборы,являющиеся производными входных на- щборов.Усилители обеспечивают съем совсех выводов контролируемой цифровой схемы сигналов, которые поступают на входы блока 2, служащих дляуменьшения емкостной и активной нагрузки на проверяемый узел. Сигналыс выходов блока 2 поступают непосредственно или через формирователи6 на входы блока 3.50На каждом тестовом наборе двоичные сигналы, поступающие на выводыблока 3, являющиеся его входами, одновременно поступают также и на информационные входы соответствующего55дешифратора 4. Дешифратор 4 необходим для определения состояния входов/выходов блока 3, В случае, еслидвоичный набор на входах блока 3 оп0 4ределнет состояние входов/выходов как входов, то на выходе дешифратора 4 вырабатывается " 1", которая передается на управляющий вход первого фор мирователя 6 и открывает его для передачи информации с соответствующих выходов блока 2 на входы/выходы блока 3, Одновременно 0 с выхода элемента 5 поступает на управляющие входы формирователей 7 и 8, переводя их в третье состояние.В случае, если двоичный набор на входах блока 3 определяет состояние входов/выходов блока 3 как выходов, на выходе дешифратора 4 появляется "0", который передается на управляющий вход первого формирователя 6 и переводит его в третье состояние, т.е. отключает его от входов/выходов блока 3, С выхода элемента 5 "1" поступает на управляющие входы второго 7 и третьего 8 формирователей и открывает их. В результате через третий формирователь 8 информация с входов/выходов блока 3 поступает на первые входы схем 10 сравнения, а на вторые входы этих схем сравнения поступает через второй формирователь 7 информация с соответствующих выводов блока 2 от контролируемой цифровой схемы.С выходов блока 3 двоичная информация поступает на первые входы схем 9 сравнения, на вторые входы которых поступает информация с соответствующих выходов контролируемой цифровой схемы через узел 1 и блок 2.Каждая из схем сравнения первой 9 и второй 10 групп работает следующим образом, В процессе контроля время смены информации на выходах эталонного и контролируемого блоков может несколько отличаться друг от друга, причем смена двоичной информации на выходах эталонного блока 3 происходит несколько позже, чем на выходах контролируемого блока. Поэтому в схемах 9, 10 сравнения предусмотрено вырабатывание сигнала синхронизации, позволяющего однозначно определять напичие или отсутствие совпадения сигналов контролируемого и эталонного блоков. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18 осуществляет постоянное сравнение сигналов от эталонного блока, поступающих на его первый вход, и сигналов от конт ролируемой схемы, поступающих на второй вход. На выходе элемента ИСК 160339010 15 20 25 30 35 40 45 ЛВЧАЮЩ:Е ИЛИ 18 будет "1" в случае несовпадения сигналов на его входах. Сигнал от выхода эталонного блока по. ступает также на первый вход элемента ИСКЗЮЧА 1 МЧЕЕ ИЛИ 16 и через элемент 17 задержки на его второй вход. В результате на выходе элемента ИСКЗЮЧАЯЩЕЕ ИЛИ 16 формируется короткий синхронизирующий импульс при каждой смене логического уровня сигнала от выхода эталонного блока.К установочному входу каждого из триггеров 11 и 12 подключен первый выход соответствующей схемы 9 или 10 сравнения,Таким образом, при каждой смене информации на выходе блока 3 вырабатывается синхроимпульс, и триггеры устанавливаются в единичное состояние, если в момент прохождения заднего фронта синхроимпульса на выходе схем 9 или 10 присутствует т.е. состояние соответствующих выходов контролируемой цифровой схемы и эталона различно. С выхода триггеров 11 и 12 " 1" поступает через элемент ИЛИ 13 на вход элемента 14. формула изобретенияУстройство для контроля цифровых узлов, содержащее генератор тестов, блок памяти эталона, две разрядные схемы сравнения, две группы триггеров, причем выходы блока паяти эталона соединены с первой группойвходом первой разрядной . схемы сравнения, выходы "Равно" и "Неравно" которой соединены с установочными и сбросовыми входами соответствующих триггеров первой группы, входы синхронизации которых соедицены с входом синхронизации устройства, выходы генератора тестов являются . выходами устройства для подключения к входам контролируемого цифрового узла, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей за счет обеспечения контроля цифровых узлов с двунаправленными входами/выходами, оносодержит контактный узел, блокусилителей, дешифратор результата,дешифратор, три группы шинных формирователей и элемент НЕ, причем входыконтактного узла являются входамиустройства для подключения к выходамконтролируемого узла, выходы контактного узла соединены с входами блокаусилителей, выходы триггеров первойи второй групп соединены с информационными входами дешифратора результата, выход которого является выходомошибки устройства, первая группавыходов блока усилителей соединенас группой информационных входов блока памяти эталона и информационнымивходами дешифратора, выход которогосоединен с входом элемента НЕ иуправляющими входами шинных формирователей первой группы, выход элемента НЕ соединен с управляющими входами шинных формирователей второйи третьей групп, вторая группа выходов блока усилителей соединена с информационными входами шинных формирователей первой и второй групп, выходы шинных формирователей первойгруппы соединены с входами шинныхформирователей третьей группы и адресными входами блока памяти эталона, вторая группа входов первой схемы сравнения соединена с третьейгруппой выходов блока усилетелей,выходы шинных Формирователей второйгруппы соединены с первой группойвходов второй разрядной схемы сравнения, вторая группа входов которойсоединена с выходами шинных Формирователей третьей группы, входы начальной установки триггеров первой ивторой групп соединены с входамисброса устройства,603390 е,2 Заказ 3386 Тираж 566 . Подписи ВНИИПИ Государственного комитета по изобретениям и открытиям13035, Москва, Ж, Раушская наб., д. 4/5 при ГКНТ СССРй комбинат "Патент", г.ужгород,изводственно датель гарина,1 Составитель А.СиротскаяРедактор Т.Лазоренко Техред Л.Сердюкова Корректор Т