Цифровой синтезатор частот

1589366 тели 5 и 6 Фазы, умножитель 7 кодов, блок 8 суммирования, распределитель 9 импульсов, регистры 10, 12 и 14 памяти, блок постоянной памяти (БПП) 11, коммутатор 13, ЦЛП 15 и фильтр нижних частот (ФНЧ) 16, Синтез отсчетов фазы производится в последовательно соединенных накопителях 5 и 6 фазы, работающих с тактовой частотой, в и раз меньше частоты генератора 1.Выходной сигнал накопителя 5 фазы - код текущей фазы А синтезируемого колебания, дискреттто меняющейся с шагом15 Изобретение относится к радиотехнике и может быть использовано в технике связи, в радиолокационных и измерительных системах для Форт тироватттт:тчастот. 25Цель изобретения - расширение диапазона синтезируемых частот.На чертеже изображена структурнаяэлектрическая схема цифрового синтезатора частот.Цифровой синтезатор частот содержит генератор 1 тактовых импульсов(ГТИ), делитель 2 частоты, блок 3 Формирования кода частоты формирователь4 управляющего кода, первый 5 и второй 6 накопители фазы, умножитель 7Кодов, блок 8 суммирования, распределитель 9 импульсов, второй регистр10 памяти, блок 11 постоянной памяти,третий регистр 12 памяти, коммутатор13, первый регистр 14 памяти, цифроаналоговый преобразователь (ЦАП) 5и фильтр 16 нижних частот,Цифровой синтезатор частот работает следующим образом.С блока 3 двоичный код числа тп,определяющий выходную частоту г.й .щ/2 т где щ - принимает значегти тт. ттния от 1 до 2 ; Г г, - эталоннаячастота ГТИ 1), поступает на входформирователя 4 и вход умножителякодов 7, В формирователе 4 производится умножение исходного кода частоты щ на число и, при этом икак правило выбирается кратным модулю2 (и = 2, 4 8,), В умножителекодов 7 Формируются коды чисел щ, 2 щ,Зщ (и - 1)гп, Коды этих чиселформируются на основе типовых схЕм ЬЛ = пт и, Умножитель 7 кодов форми-рует коды щ, 2 гп, Зщ.(и - 1)гп,а в блоке 8 суммирования происходитсложение кода текущей фазы А с выходными кодами умножителя 7 кодов, БПП11 состоит из и блоков памяти, выходыкоторых через коммутатор 13 подаютсяна вход ЦЛП 15. Регистры 10 и 12 служат для выравнивания задержек. Коммутатор 13 управляется выходным кодомраспределителя 9 импульсов, Быстродействие определяется ЦАП 15, регистром 14 и коммутатором 13. 1 ил. умножения, или же с использованием дополнительных сумматоров. Так коды 2 щ, Атщ, 8 гп, получаются простым сдвигом исходного кода щ на 1, 2, 3, разряда вверх, а коды Згп, 5 щ, бщ, 7 щ, получают суммированием (2 ы + гп), (4 щ + тп), (4 гп + 2 тп), (8 тп + тп), на нескольких дополнительных сумматорах, (на чертеже не показаны).Код старших разрядов числа щи с первого выходя Формирователя 4 подается на информационный вход первого накогтителя Фазы 5, код младших разрядов - на информационный вход второго накопителя Фазы, Первый и второй накопители 5 и б Фазы работают с тактовой частотой, в и раз меньтцей эта - лонной (Г = пуггп /и), снимаемой с делителя 2 на и. Сигнал переноса с выхода второго накопителя Фазы 6, привязанный к тактовой частоте Г.г, подается на вход, переноса первого накопителя 5 фазы. Таким образом, накопители 5 и 6 Фазы образуют единый накопитель с разрядностью Б. Разделение накопителя фазы на два позволяет сократить объем каждого из них, т,е, обеспечивает возможность работать с более высокой тактовой,частотойТак как код числа определяющий частоту переполнения первого тт;ттоптттеля фазы 5, в и раз выше исходного гп и равен щ и, а тактовая частота работы накопителя в и раз ниже эталонной и равна 1,тк /и, та средняя частота переполнения первого накопителя 5 Фазыжек коммутатора 13. Так как сменаинформации на входах первого регистра14 памяти производится и раз за периодтактовой частоты Е = Г /и то часте.Т гтИ вы тота синхронизации регистра 1 ч памя итрав"а ггиовуеЦЛП 15 цифровые отсчеты амплитудысинусоидального выходного колебанияпреобразует в амплитудные отсчеты одрнуса, Фильтр 16 служит для фильт рации первой гармоники выходного синтеируемого колебания. Формула изобретения т,е, равна заданной выходной частоПоскольку код накопления в и разше исходного, то количество отсчеттекущей Фазы А на периоде синтезирмого колебания Формируется также ви раз меньше, что может привести кзначительному ухудшению спектра выхного сигнала. Блок суммирования 8служит для Формирования промежуточных(и - 1) отсчетов кода текущей фазыА +шР Л +2 п 1 Л + (и - 1)гп на пер Из описаНия работы синтезаторавом такте работы накопителей 5 и 6 видно, что .Наиболее быстродействуюы щими элементами являются ЦЛП 15, пер 2 Л + (и - 1)п 1 на втором такте и т,двый регистр 14 памяти и коммутаторЛля этого в блоке 8 суммирования производится сложение кода текущей фазыЛ с выхода первого накопителя 5 фазы Предложенный синтезатор частот пояс кодами ш, 2 п. . . (и - 1)гпР сформи- воляет в и раз расширить (увеличить)рованньгх в умножителе 7 кодов. диапазон синтезируемых частот приВ блоке постоянной 11 памяти про- . сохранении, шага дискретизации по час 25изводится преобразование линейно ме- тоте,няюпгихся отсчетов кода Фазы в отсчетыамплитуды синусоидального колебанияягиАР яги(Л+п), я 1 и(Л+2 гп)згиА+(и)п я 1 и 2 А, я 1 и(2 А +гп) и т.д.30Цифровой синтезатор частот содерРЛля выравнивания и устранения задер- жащий последовательно соединенные гежек в элементах блока 8 суммирования нератор тактовых импульсов, первыйи блока 11 постоянной памяти служатрегистр памяти, цифроаналоговый пререгистры памяти 10 и 12, на тактовые образователь и фильтр нижних частот,входы которых снимаются импульсы с пер- блок Формирования кода частоты перРвого и второго выходов распределителя 35 вый накопитель фазы умножитель кодовР Р9 импульсов. Б распределителе 9 им- блок суммирования, блок постояннойпульсов из выходных сигналов делителя памяти, второй регистр памяти, о т2 с помощью схемы совпадения форми- л.и ч а ю щ и й с ятем что с цеР Рруется импульсная последовательность лью расширения диапазона синтезируескважностью и с частотой повторения 4 мых частот, введены делитель частоты,Г = Г /и, которая подается на распределитель импульсов,. коммутатор,гп-разрядный сдвиговый регистр, такти- третий регистр памяти, второй накоруемый с частотой повторения Г , питель фазы и формирователь управляюСигналы, снимаемые с каждого разряда щего кода, первый и второй выходы корегистра, сдвинуты относительно друг 45 торого соединены с информационнымидруга на величину г = 1/Е, , Номер входами соответственно первого и вто-.разряда регистра сдвига, соответствую- рого накопителей Фазы, при этом выходщий первому и второму выходам, опре- . генератора тактовых импульсов соедиделяется задержками в соответствующих нен с тактовыми входами делителя часэлементах синтезатора частот, Комму С тоты и распределителя импульсов, вы-татор 13 последовательно и раз за ход делителя частоты соединен с такПериод тактовой частоты Г = Г /игтитовыми входами первого и второго наподключает к выходной шине входные копителей фазы и входом блока формишины кодов яиАР яги(А+гп), яги(А+2 т), рования кода частоты, выход которогоя 1 и ф+(и)гп Р затем я 1 и 2 А, 55 соединен с входами формирователя уп 2 А+ пи(2 А гп яи(2 А+2 гп),Р яхи . равляющего кода и умножителя кодов,2 А+(и)щ за второй период такто- выход второго накопителя фазы соедивой частоты и т,д. Первый регистр 14нен с входом переноса первого накопипамяти .служит для выравнивания задер- теля Фазы, выход первого накопителя1589366 Составитель А.МыиакинРедактор Л.Пчолинская Техред Л,Олийнык Корректор О.Ципле Заказ 2546 Тираж 654 ПодписноеВНИИПИ Гасударственного комитета по изобретениям н открытиям при ГККТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 фазы и выходы умножителя кодов соединены с соответствукщими входами блока суммирования, выходы блока суммирования соединены с соответствующими вхо 5 дами второго регистра памяти, выходы которого соединены с соответствующими входами блока постоянной памяти, выходы которого соединены с соответствующими входами третьего регистра памяти,1 О тактовые входы второго и третьего регистров памяти соединены соответственно с первым и вторым выходами распределителя импульсов, выход которогосоединен, с входом управления коммутатора, выход которого соединен с входом первого регистра памяти, разрядный выход делителя частоты соединен свходом распределителя импульсов, выходы третьего регистра памяти соединеныс соответствующими входами коммута-.тора.