Цифровой умножитель частоты следования импульсов

(54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ диомножителя го запоформиров ра нице позволяет выш ог час умно льсо стоты ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИПРИ ГКНТ СССР(57) Изобретение относится к технике и связи и может быть зовано в вычислительной техн Целью изобретения является п ние стабильности частоты вых сигнала при резких изменения ты входного сигнала. Цифрово житель частоты следования им содержит генератор 1 опорной(51)5 Н 03 В 19/00 Н 03 К 5/15 делитель 2 частоты, первый счетчик3, первый регистр 4, второй счетчик5, первый дешифратор 6, первый формирователь 7 импульсов, первый элемент И 8, второй дешифратор 9, третий счетчик 10, схему 11 сравнениякодов, второй регистр 12, триггер 13,второй элемент И 14, элемент ИЛИ 15,второй формирователь 16 импульсов,блок 17 оперативного запоминания икоммутатор 18. Блок 17 оперативногозапоминания содержит первый и второйР-триггеры. При отклонении частотывходного сигнала за пределы частотного диапазона цифровогочастоты блок 17 оперативнминания обеспечивает режиния выходного сигнала на частотного диапазона, что повысить стабильность частоты выходного сигнала при разнице измененияи частоты входного сигнала. 2 ил.Изобретение относится к радиотехнике и связи, может быть использовано в вычислительной технике и является усовершенствованием устройства по основному авт. св. В 1226604.5Целью изобретения является повышение стабильности частоты выходного сигнала при резких изменениях частоты входного сигнала, 10На фиг. 1 представлена структур, ная электрическая схема цифрового , умножителя частоты следования импуль; сов; на фиг. 2 - структурная элект ,рическая схема блока оперативногозапоминания.Цифровой умножитель частоты следования импульсов содержит генератор 1 опорной частоты, делитель 2 частоты,первый счетчик 3, первый регистр 4, второй счетчик 5, первый дешифратор 6, первый Формирователь 7 импульсов, первый элемент И 8, второй дешифратор 9, третий счетчик 10, схему 11 сравнения кодов, второй регистр 12, 25 триггер 13, второй элемент И 14, элемент ИЛИ 15, второй Формирователь 16 импульсов, блок 17 оперативного запоминания и коммутатор 18. Блок 17 оперативного запоминания содержит первый 19 и второй 20 Р-триггеры.Цифровой умножитель частоты следования импульсов работает следующим образом.На входную шину поступает периодический входной сигнал, .из которого вторым формирователем 16 формируются короткие управляющие импульсы, обеспечивающие синхронизацию работы де- ф лителя 2, первого 3 и третьего 10 счетчиков, первого 4 и второго 1240 регистров и блока 17, По переднему фронту каждого управляющего импульса в первый 4 .и второй 12 регистры записываются коды первого счетчика 345 и делителя 2 соответственно, При этом делитель 2, первый 3 и третий 10 счетчики и блок 17 устанавливаются в нулевое состояние. В первом счетчике 3 формируется код, пропорциональный периоду входного сигнала, обеспечи 50 ваемый счетом импульсов с выхода делителя 2. При уровне логического нуля на выходе блока 17 инверсное зна- чениЕ кода с разрядных выходов первого регистра 4 через коммутатор 18 поступает на разрядные входы второго счетчика 5. Во второй счетчик 5 в этом случае записывается инверсное значение кода предыдущего периода преобразуемой частоты.Записанный код дополняется до состояния логических единиц во всех разрядах второго счетчика 5 в результате прямого счета импульсов генератора 1, поступающих через второй элемент И 14 на счетный вход второго счетчика 5, при достижении состояния логических единиц на разрядных выходах которого первый дешифратор 6 формирует сигнал запуска первого формирователя 7, устанавливая последний в состояние логической единицы. Этот сигнал поступает на первый вход первого элемента И 8, на второй вход которого логическая единица поступает с выхода второго дешифратора 9. На третий вход первого элемента И 8 логическая единица поступает с инверсного выхода генератора 1. Второй счетчик 5 изменяет свое состояние по заднему фронту импульсов с,прямого выхода генератора 1. Таким образом с выхода первого элемента И 8 уровень логической единицы черезэлемент ИЛИ 15 поступает на вход записи второго счетчика 5, в который записывается инверсное значение кода первого регистра 4. После этого управляющий потенциал с первого входа первого Формирователя 7 (с выхода первого дешифратора б) исчезает, Длительность его равна времени распространения сигнала по указанному кольцу. При этом по переднему фронту очередного импульса с прямого выхода генераторапервый формирователь 7 устанавливается в исходное состояние, т.е. запрещает дальнейшее прохождение импульсов с инверсного выхода генерато- ра 1 через первый элемент И 8, а на выходную шину цифрового умножителя частоты следования импульсов поступает импульс с выхода элемента ИЛИ 15, равный по длительности импульсу ло. - гической единицы с инверсного выхода генератора 1. Далее процесс продолжается.Так как на первый счетчик 3 поступает сигнал (с выхода делителя 2) с частотой в п раз меньшей, чем частота сигнала на выходе генератора 1, то на выходе элемента ИЛИ 15 Формируется импульсный сигнал, период которого в и раэ меньше периода входного сигнала. По окончании периода входного сигнала в делителе 2 формируется код, пропорциональный ошибкеТ) (2" - 1)Т В,где и - разрядность первого счетчика 3;Т - период сигнала на выходе гео 40нератора 1,то первый счетчик 3 переполняется и,перепад напряжения из "1" в "0"старшего разряда устанавливает вединичное состояние первый 19 и второй 20 Э-триггеры блока 17. При этомпервый регистр 4 и третий счетчик10 устанавливаются в нулевое состояние; а через коммутатор 8 на разрядные входы второго счетчика 5 поступает нулевой код с прямых разрядных выходов первого регистра 4. В этом случае на выходе элемента ИЛИ 15 формируется периодическая последовательность импульсов с минимальнои часто 55той следования. Если в некотором периоде Т входного сигнала отсутствухет переполнение первого счетчика 3,то по переднему фронту импульса, соотизмерения периода входного сигнала.Этот код записывается во второй регистр 12. Третий счетчик 10 считаетимпульсы с выхода первого элементаИ 8, На выходе схемы 11 сравненияформируется короткий импульс в моментсовпадения значений К"го и первого,или (К)-го и второго, или (К)-гои третьего и т.д. разрядов второгорегистра 12 и третьего счетчика 10соответственно. Этот импульс устанавливает триггер 13 в нулевое состояние, запрещая прохождение одного импульса через второй элемент И 14на счетный вход второго счетчика 5.По заднему фронту указанного импульса с прямого выхода генератора 1триггер 13 устанавливается в единичное состояние, Количество корректируемых периодов выходного сигналапропорционально величине кода, хранящегося во втором регистре 12, т.е.погрешности измерения периода вход-.ного сигнала. Второй дешифратор 9запрещает прохождение И-го импульсана выход цифрового умножителя частоты следования импульсов через первыйэлемент И 8 и элемент ИЛИ 15. В качестве И-го импульса на выход элемента ИЛИ 15 проходит очередной импульс с выхода второго формирователя16. Если длительность Т периодавходного сигнала 1 Ог 535ветствующего окончанию данного периода входного сигнала, второй Р-триггер 20 блока 17 устанавливается в исходное состояние (так как по предыдущему импульсу первый 0-триггер 19установится в "Оп). При этом цифро"вой умножитель частоты следованияимпульсов переходит в режим линейногопреобразования частоты. При необходимости прерывать формирование выходного сигнала при условии (1) третийсчетчик 10 по сигналу с выхода блока17 должен устанавливаться в 1 1,Если(2) Т(Т И,ность частоты выходного сигнала приизменениях частоты входного сигналаза пределами частотного диапазонацифрового умножителя частоты следования импульсов. формула изобретения 1. Цифровой умножитель частоты следования импульсов по авт. св, У 1226604, о т л и ч а ю щ и й с я тем, что, с целью повышения стабильности частоты выходного сигнала при резких изменениях частоты входного сигнала, введен блок оперативного запоминания, причем разрядные выходыпервого регистра подключены к разрядным входам второго счетчика черезвведенный комМутатор, генератор опорной частоты выполнен в виде генератора с прямым и инверсным выходами,причем инверсный выход генератораопорной частоты соединен с третьимвходом первого элемента И, первыйФормирователь импульсов выполнен ввиде триггера, второй установочный то первый счетчик 3 все время находится в нулевом состоянии.,При этомблок 17 также находится в нулевомсостоянии. Следовательно, во второйсчетчик 5 все время записывается число 11. Первый дешифратор 6 постоянно поддерживает первый формирователь 7 в единичном состоянии, частота сигнала на выходе элемента ИЛИ 15равна частоте сигнала на выходе генератора 1. При этом второй дешифратор9 не срабатывает, так как третий счетчик 10 не досчитывает до числа И - 1.За счет введения блока 17 оперативного запоминания повышается стабиль1510521 тинного запоминания содержит первый и второй 13-триггеры, причем П-вход первого Э-триггера подключен к шине логической единицы, прямой выход первого 11-триггера соединен с 0- и Б- входами второго 13-триггера, прямой выход которого является выходом блока оперативного запоминания, К-вход пер, вого П-триггера соединен с С-входом второго В-триггера и является первым входом блока оперативного запоминания, С-вход первого 0-триггера является вторым входом блока оперативного запоминания. оставитель, Ю.Максимовехред Л.Сердюкова Корректор пле.Шмако едак Подписно Тираж 657ственного комитета по изобретениям и о 11303 5, Москва, Ж, Раушская наб.,Заказ 2021РцИИПИ Госуд крытиям при ГКНТ ССд. 4/5Производственно-издательский комбинат Патент вход которого соединен с прямым выходом генератора опорной частоты, выход Второго Формирователя импульсов соединен с первым входом блока оператив 5 Ного запоминания, выход которого соединен с управляющим входом коммутатора, с установочным входом первого регистра и с дополнительным установочйым входом третьего счетчика, выход старшего разряда первого счетчика соеинеи с вторым входом блока оперативого запоминания,2. Умножитель по п. 1, о т л и " ч а ю щ и й с я тем, что блок опера Ужгород, ул. Гагарина,1(