Устройство для эффективного кодирования изображений

(БЦ Н 03 М 7/30 Н 04 цифровых телевизио воляет повысить по сльзование ных системах и мехоустойчивос трой и упростит о СС НОГО КОи тофиг ер.вается ададированиеображений тивно в вычисл зи. Ег СОЮЗ ССВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИ 11 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТИРЬГИЯМПРИ ГННТ СССР РСИОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельствпо заявке У 4132396/09,кл. Н 03 М 7/00 20,01,88,Авторское свидетельство Спо заявке У 4327 б 74/24,кл. Н 03 М 7/ЗО, 1988.(54) УСТРОЙСТВО ДЛЯ ЭФФЕКТИДИРОВАНИЯ ИЗОБРАЖЕНИЙ(57) Изобретение относитсятельной технике и технике с ство, которое содер тор 1, блок 2 време сумматоры З-б, вычи мутаторы 1 б, 17 и и раллельного кода и Благодаря введению блока 12 сумматоров буферных регистров оперативной памяти устройстве обеспечи помехоустойчивое ко шенным качеством из ит синхрогенераных задержек,атели 7-О, комеобразователь паоследовательный,лемента 11 ЛИ 11,по модулю два,3-15, блока 1819 вИзобретение относится к вычислительной технике и технике связи и может быть использовано в цифровых телевизионных системах.Цель изобретения - повышение по 5 мехоустойчивости и упрощение устройства.На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - блок сумматоров по модулю два.Устройство содержит синхрогенератор 1, блок 2 временных задержек, первый - четвертый сумматоры 3-6, первый - четвертый вычитатели -1015 элемент ИЛИ 11, блок 12 сумматоров по модулю два, первый - третий буферные регистры 13-15, первый 16 и второй 17 коммутаторы, блок 18 оперативной памяти, триггер 19 и преобразователь 20 параллельного кода в последовательнысс.Блок 2 реализован в виде последовательно-параллельного регистра, Сумматор 6 и вычитатели 9 и 10 трехразрядные. Блок 12 выполнен (фиг. 2) на сумматорах по модулю два, На фиг. 2 обозначено; 10 - -й разряд Ц= 1,6)шестиразрядного кода Ъ ; Ь,"- 1-й1азряд (= 1,3) трехразрядного кода(д = 1,2); К; - 1-й проверочныйЗО .символ (хдо 1,6)Блок 18 реализован на двух последовательно соединенных и одновременнотактируемык параллельных регистрах,Преобразователь 20 может быть реа 35лизован на мультиплексоре.Синхрогенератор 1 выдает на первомвыходе последовательность импульсовС ТЯКТОВОЙ ЧЯСТОТОй Йп у НЯ ВТОЩ 40выходе - с частотой группы Е /4 у а натретьем выходе - с канальной частотой(В устройстве реализуется следующийалгоритм. - 45Кодируемые элементы а(х = 0,3)подвергаются быстрому преобразованиюАдамира с вычислениемиВо = яо + а + а,у + азВ =а - а +а "ао3лВо=а+а, - а - язлВ =а - а - а +ар о с а 3Затем формируется корректирующийкод с восемнадцатью информационными55и шестью проверочными символами полл лследующему закону. Коды Бо, Б, и Би код 0 равенства нулю Ву В у Вз задерживаются на такт частоты группы,ла код Во - на два такта этой частоты,Для группы с, со значениями элементовл л лВОВ Вп И Б д НЯХОдяТСя ЗНЯЧЕНИяул л,(когда В = В = Вд =,О, от группы Мзащищаются разряды В , а от группыл, Лллс - разряды кодов В В, и В . Поэтому при 0 = 1 и П = 1 нет необходим л ллмости в защите от ошибок Ы,у Во, В,(так как они защищены. В этом случае в кодере защищаются шесть разрядов Ь. При 0 = 0 и Р= 1 формируетсял л , Ллскод с Ву В, Вс, В, апри 0=0=1 код с инфомационными символами В 4 уВ,", 1,.Рассмотрим 4 группы, следующие другза другом; Ы К, Од,у К,. Пусть О == П= 0 и Вд= О. = 1, В рассматриваемом устройстве защищены группы М, Кзи О(4, а также б разрядов Вд группы ( .Эти разряды по отношению к группе сс(в соответствии с принятыми обозначениями будут м , Таким образом, кромеравнояркостных и контурных (т.е. прилегающих к группам с 0 = 1) групп, защищается часть текстурных групп.(т.е,прилегающих к группам с 0 = О), Очевидно, что эффективность реализуемогоадаптивного к значению 1 с). помехоустойчивого кодирования тем выше, чембольше детальность изображений.- Устройство работает следующим образом.На вход блока 2 поступает видеосигнал в цифровом виде. С помощьюсумматоров 3"6 и вычитателей 7-10 формируются четыре элемента трансфоранл л л Аты Адамира: Во, В В, Вз, Коды В,л лВ В поступают на входы регистров13-15 соответственно, где задерживаются на время кодирования квартета изчетырех элементов изображения,На выходах этих регистров находятясся коды Во, В, б предшеств ющейлподмруемойгруппы. Коды Во ,по.ступают на вход элемента 11, где осуществляется поразрядное сложение этихтрехразрядных кодов, Сигнал Р с выхода элемента 11 является управляющим для коммутатора 1 б, а также задерживается на такт частоты группы втриггере 19. Кроме того, сигнал Ппоступает в преобразователь 20. В бло.блоке 12 восемнадцати информационным4 4( ЛС л л (ссимволЯм 1 у ур В или Ву Болс ссВ В ставятся в соответствие шестьпроверочных символов, которые посту 5 15594 пают наодин из входов коммутатора 16, На два других входа этого коммутатора 1 о посттпают шесть раврвдов 1 в сумАме) В и . К выходу коммутатора 16 подключаются проверочные символы, если Р = 1, С помощью коммутатора 17 формируются шесть информацион" ных символов для блока 12. Ими являл 1ются разряды В, если Р = 0 или разЛ 1 П Р10 ряды В с выхода блока 8, если 01 вш1. С помощью преобразователя 20 формируется вщходное кодовое слово кодируемой группы.Необходимо отметить, что знаковый разрядВ, (д = 1,2,3) равен нулю, когда В;ОТаким образом, устройство реализует адаптивное помехоустойчивое кодирование элементов трансформанты, 20 при этом защищаются не только равнояркостные и контурные группы, но и часть групп, принадлежащих текстурным участкам, За счет этого повышаются помехоустойчивость передачи высоко- детальных изображений и, как следствие, качество таких изображений. Формула изобретения30Устройство для эффективного кодирования изображений, содержащее блок временных задержек, информационный вход которого является входом устройства, синхрогенератор, первый выход которого соединен с тактовым входом блока временных задержек, первый и второй выходы которого подключены соответственно к первым и вторым входам первых сумматора и вычитателя, третий и четвертый выходы блока временных задержек соединены соответственно с первыми и вторыми входами вто" вторых сумматора и вычитателя, выходы первого и второго сумматоров подключены соответственно к первым ивторым входам третьих сумматора и вы" читателя, выходы первого и второго вычитателей соединены соответственно . с первыми и вторыми входами четвертых сумматора и вычитателя, первый и второй коммутаторы и преобразователь параллельного кода в последовательный, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем что, с целью повышения помехоус 55 тойчивости и упрощения устройства, в 12 6него введены буферные регистры, блокоперативной памяти, элемент ИЛИ,блок сумматоров по модулю два и триггер, выходы третьего сумматора подключены к информационным входам первого буферного регистра, первым информационным входам преобразователяпараллельного кода в последовательный и первым входам блока сумматоровпо модулю два, выходы которого соединены с первыми информационными входами первого коммутатора, выходы которого подключены к вторым информационным входам преобразователя параллельного кода в последовательный, выходычетвертого сумматора соединены с информационными входами второго буферного регистра, вторыми. информационными входами первого коммутатора и первыми входами элемента ИЛИ,выход которого подключен к управляющему входу первого коммутатора, третьему информационному входу преобразователя параллельного кода в последовательный и информационному входу триггера, выход которого соединен с управляющим входом второго коммутатора, выходы блока оперативной памятиподключены к первым информационнымвходам второго коммутатора, выходы которого соединены с вторыми входамиблока сумматоров по модулю два, выходы третьего вычитателя подключенык информационным входам третьего буферного регистра, вторым входам элемента ИЛИ и третьим информационнымвходам первого коммутатора, выходычетвертого вычитателя соединены с третьими входами элемента ИЛИ и четвертыми информационными входами преобразователя параллельного кода в последовательный, выходы первого буферного регистра подключены к информационным входам блока оперативной памяти и вторым информационным входам второго коммутатора, выходы второго итретьего буферных регистров подключены соответственно к третьим и четвертым входам блока сумматоров по модулюдва, второй выход синхрогенератора соединен с тактовыми входами блока оперативной памяти, буферных регистрови триггера, третий выход синхрогенератора подключен к тактовому входупреобразователя параллельного кодав последовательный,ираж 661итета по изобква, Ж, Ра тенияи и открытиям при ГКская наб д, 45