Логический фазоразностный демодулятор

Номер патента: 1548864

Автор: Китаев

ZIP архив

Текст

(088,8 видете.04 Ь ФАЗОРА ьство СССР 7/22, 1985, НОСТНЫЙ ДЕМО и ос ящии из полосотеля 13, тригователя 15 уро ус ННЫЙ иг",ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ А ВТОРСНОМУ СВИДЕТЕЛЬСТ(57) Изобретение оттехнике. Цель изобрскорости демодуляцисодержит формироватго импульса, триггеНЕ 6, блоки 7 и 8 32-2 И-ИЛИ 9, блок нак (БНУ ) 10 и Ф 1 1 носится к радиоетения - повьппение и. Демодулятор ель (Ф) 1 коротко-. ры 2-5, эл-т 2 И- адержки,эл-т чальной установвходного сигнала ного фильтра 12, ера 14 Шмитта, превней и эл-тов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17, Из входного ФРМ-сигнала Ф 1 формирует два .импульсных сигнала: прямой и инверсный, которые тактируют триггеры 4и 5. Их сигналы поступают на эл-т2 И-НЕ б, на выходе которого в каждомпериоде частоты манипуляции формируется положительный перепад, которыйзадерживается блокамии 8 задержки, Они формируют две отдельные серии положительных перепадов, которыеприходятся на середины каждых полупериодов тактовой частоты манипуляции на протяжении каждого бита входной информации, Они затем используются в качестве моментов отсчетапри анализе входной информации в ф 1и триггера 3, Демодулятор по п,2 ф-льотличается выполнением ф 11, 1 з,пф-лы, 2.ил, 1548864Изобретение относится к радиотехнике и может использоваться в системах передачи информации и аппаратуре магнитной записи,Цель изобретения - повьппение скорости демодуляции.На фиг.1 представлена структурная электрическая схема предлагаемого логического Фазоразностного демодулятора; на фиг,2 - эпюры напряжения, поясняющие его работу,Логический Фаэоразностный демодулятор содержит формирователь 1 короткого импульса, первый 2, второй 3,третий 4 и четвертый 5 триггеры, элемент 2 И-НБ б, первый 7 и второй 8блоки задержки, элемент 22 И-ИЛИ 9,блок 10 начальной уатановки, Формирователь 11 входного сигнала, состоящий из полосового фильтра 12, усилителя 13, триггера Шмитта 14, преобразователя 15 уровней, первого 16и второго 17 элементов ИСКЛЮЧАЮЩЕЕИЛИаЛогический Фазоразностный демоду".лятор работает следующим образом,Входной ФРМ сигнал (Фиг,2 а) изканала связи через полосовой фильтр12 (Фиг,17 формирователя 11 входногосигнала поступает на вход усилителя13 (обычно с симметричными напряжениями питания + У,), гдес необходимым коэффициентом линейно усиливается и поступает на вход триггераШмитта 14, который может быть выполнен на основе достаточно быстродействующего интегрального компаратора срегулируемым уровнем порога срабатывания и соответствующей петлей гистерезиса, что увеличивает помехоустойчивость приема входной информациипри наличии определенного помеховогоуровня в канале связи,Затем в преобразователе 15 уровнейФРМ-сигнал подвергается преобразованию уровней, которое необходимо длясогласования уровней выходногосигнала триггера Шмитта 14 с цифровыми входами первого 16 ивторого17 элементов ИСКЛ 10 ЧАЮЩЕЕ ИЛИ,К второму входу первого элементаИСКЛЮЧАЮЩЕЕ ИЛИ 16 постоянно подсоединен нулевой потенциал, поэтому выход этого элемента является прямымвыходом Формирователя 11 входногосигнала, а к второму входу второгоэлемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 17 постоянно подключен высокий потенциал, поэтому его выход является инверснымвыходом формирователя 11 входногосигнала, Первый 16 и второй 7 эле 5менты ИСКЛЮЧАЮЩЕЕ ИЛИ должны располагаться в одном кристалле для обеспечения одинаковых временных задержек, Таким способом устраняется разница в задержках прямого и инверсного сигналов на выходе Формирователя11 входного сигнала,С формирователя 11 входного сигнала прямой и инверсный (фиг,2 б,в)импульсные сигналы поступают на тактовые входы третьего 4 и четвертого5 триггеров, которые тактируются,например, положительным фронтом иодин из двух сигналов, прямой илиинверсный устанавливает выход третье.го 4 (фиг,2 г) или четвертого 5 триггера (Фиг,2 д) в нулевое состояние,так как к информационным Р-входамтретьего 4 и четвертого 5 триггеровпостоянно подключен нулевой потен 25 циал.Отрицательный перепад напряженияс одного из выходов либо третьего 4либо четвертого 5 триггеров проходит на выход элемента 2 И-НЕ б черезодин из входов этого элемента 2 ИНЕ б, так как на другой вход этогоэлемента 2 И-НЕ 6 подключается высо-.кий потенциал в момент начала каждой последней четверти интервалаТо = 1 Йц частоты манипуляции фазоразностного сигнала, С выходаэлемента 2 И-НЕ б положительный перепад напряжения (йиг,2 е) поступаетна входы первого 7 и второго 8 блоков задержек, которые задерживаютэтот положительный перепад соответственно первый на четверть периодачастоты манипуляции с, = 0,25 То(Фиг,2 ж) и второй на три четвертил45 периода частоты манипуляции с= 0,75 То (Фиг.2 з)лПо сле момента вр емени с=О, 75 Тона каждом интервале частоты манипуляции Формирователем 1 короткого импульса формируется отрицательный короткий импульс (Фиг,2 и), который производит очередную установку третьего4 и четвертого 5 триггеров в исходное единичное состояние по выходам,55при этом на выходе элемента 2 И-НЕ 6уст анавливает ся низкий нулевой уровень и схема демодулятора таким образом кажцый раз подготавливаетсяк последующему циклу демодуляции на1548864 6де элемента 2-21 -ИЛ:1 9 (Ф 1.г.2 м).,ВыхОДКОЙ си Гнал В ПР 51 м 011 ДВОичнойформе появляется на выходе второготриггера 3 (фиг,2 н) в моменты времени 0,75 То каждого бита входного фазоразностного сигнала с задержкойот этого момента, равной временираспространения в смехе второго триггера 3 и сопровождается отслеживающей синхронизацией с выхода Формирователя 1 короткого импульса (Фиг,2 и)При начальном включении логического Фазоразностного демодуляторатретий 4 и четвертый 5 триггеры могут установиться в такие состоянияпо выходам, что на выходе элемента2 И-НЕ б постоянно установится высокий потенциал, а это приводит к невозможности демодуляции, так как навыходе элемента 2 И-НЕ 6 не сформирован начальный, первый положительныйперепад и третий 4 и четвертый 5триггеры не переведены начально вединичное состояние по своим установочным Я-входам, Для исключения такого "мертвого" состояния в устройство введен блок 10 начальной установки который при вкл 10 чении питания30 Формирует на своем выходе отрицательь"1 Й импульс достаточной длительности, поступающий на второй вход схемыФормирователя 1 короткого импульсаи, если третий 4 и четвертый 5 триггеры устанавливаются при включениив такие состояния, когда на выходе .элемента 2 И-НЕ 6 и второго блоха 8задержки установлен первоначальновысокий уровень, то этототрицатель 40 ный импульс производит установку по.Я-установочным входам третьего 4 ичетвертого 5 триггеров в единичноесостояние и подготавливает логический Фазоразностный демодулятор к ра 45 боте,Х 1 Х 2 У 1 0 0 1 0 0 1 1 0 1 0 50 55 следующем интервале частоты манипуля, ции - ТТаким образом, на выходе элемента2 И-НЕ 6 в каждом периоде частоты ма 5нипуляции формируется положительныйперепад, который задерживается первым 7 и вторым 8 блоками задержек,На выходах первого (Фиг,2 ж) и второго (Фиг,2 з) блоков задержек формиру.". 1 Оются две отдельные серии положительных перепадов, которые приходятся насередины каждых полупериодов тактовой частоты манипуляции на протяже-,нии каждого бита входнойинформации 15и затем используются в качестве моментов отсчета при анализе входной .информации,Анализ проводится в соответствиис таблицей и заключается в том, 20что логический фазоразностный демодулятор фиксирует меняется или нетполярность импульсного сигнала, сформированного формирователем 11 входного сигнала на протяжении тактового 25интервала Т,П ри м е ча ни е, Х 1-уровень входного ФРМ-сигнала в момент 0,25 Т;Х 2 - уровень входного ФРМ-сигнала вмомент 0,75 Т ; У - выходной сигнал,Изменение полярности означаетпоявление "О" на выходе логическогофазоразностного демодулятора (Фазанесущего колебания входного сигналаостается неизменной), Отсутствиетакого изменения означает появление"1" на выходе демодулятора, Отсчстыдля анализа берутся в моменты времени 0,25 Т и 075 Т каждого битавходной информации,Логическая функция У. = Х, Х+Х,Хреализуется элементом 2-2 И-ИЛИ 9,при этом первый триггер 2 фиксируетуровень входного сигнапа в моментвремени 0,25. Т на протяжении каждого бита входного фазоразностногосигнала, Эпюры напряжений показанына прямом и инверсном выходах первого триггера 2 (Фиг 2 к,л) на выхоФормула изобретения 1, Логический фазоразностный демодулятор, содержащий последовательно соединенные Формирователь входного сигнала, первый триггер, элемент 2-2 И-ИЛИ и второй триггер, выход которого является информационным выходом демодулятора, входом которого является вход формирователя входного сигнала, первый выход которого подключен к тактовому входу третьего триггера и к второму входу элемента1548864 Составитель А,Москевичедактор Н,Гунько Техред А,Кравчук Корректор Н.КоРоль Заказ 14 бВНИИПИ Гос Тираж 523 Подписноенного комитета по изобретениям и открытиям при ГКНТ СС 3035, Москва, Ж, Раушская наб., д, 4/5 ороизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 2-2 И-ИПИ, третий и четвертый входыкоторого соединены соответственно синверсным выходом первого триггера ис вторым выходом формирователя входного сигнала, который подключен ктактовому входу четвертого триггера,информационный вход которого соединен с информационным входом третьего триггера и общей шиной, о т л ич а ю щ и й с я тем, что, с цельюповышения скорости демодуляции, введены два блока задержки, элемент2 И-НЕ и последовательно соединенныеблок начальной установки и формирователь короткого импульса, выход которого подключен к установочным входамтретьего и четвертого триггеров, выходы которых соединены с входамиэлемента 2 И-НЕ, выход которого подключен к входу первого блока задержки, выход которого соединен с тактовым входом первого триггера, и квходу второго блока задержки, выходкоторого соединен с тактовым входом второго триггера и с вторым входамформирователя короткого импульса, выход которого является тактовым выходом демодулятора,2, Демодулятор по п,1, о т л и -ч а ю щ и й с я тем, что формирователь входного сигнала содержит дваэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ и последовательно соединенные полосовойфильтр, усилитель, триггер Шмитта ипреобразователь уровней, выход кото,- рого подключен к первым входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых являются соответственно первым и вторым выходами формирователя входного сигнала,входом которого является вход полосового фильтра, при этом второй вход спервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с общей шиной, а второй входвторого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является потенциальным входом формирователя входного сигнала.

Смотреть

Заявка

4416121, 26.04.1988

ПРЕДПРИЯТИЕ ПЯ В-8150

КИТАЕВ ВАЛЕРИЙ АРКАДЬЕВИЧ

МПК / Метки

МПК: H04L 27/22

Метки: демодулятор, логический, фазоразностный

Опубликовано: 07.03.1990

Код ссылки

<a href="https://patents.su/4-1548864-logicheskijj-fazoraznostnyjj-demodulyator.html" target="_blank" rel="follow" title="База патентов СССР">Логический фазоразностный демодулятор</a>

Похожие патенты