Устройство для сопряжения аналого-цифрового преобразователя с микропроцессором

, 1545 51)5 С 06 Р 3 0 ИСАНИЕ РЕТЕНИЯ 2 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ПЯТ СССР Н АВТОРСКОМУ СВИДЕТЕЛЬС(56) Кофрон Дж. и,Понг В. Расширение микропроцессорных систем.М.: Машиностроение, 1987, с. 194.Ломтев Е.А. и др. Сопряжениепреобразователей Формы информациис микропроцессорными средствами.Изд, в .во Саратовского университета,1986 ф с. 131-133,(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯАНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯС МИКРОПРОЦЕССОРОМ Изобретение относится к электронной технике и может бить использовано для сопряжения первичных преобра"зователей информации, например аналого-цифрового преобразователя (АЦП),с микропроцессором.,Целью изобретения является повышение быстродействия устройства засчет оптимизации процесса асинхронного обмена и автоматического перехода устройства сопряжения в исходное состояние непосредственно послесчитывания признака завершения очередного цикла работы преобразователя.На Фиг,1 приведена функциональнаяэлектрическая схема предлагаемогоустройства; на фиг,2 - временныедиаграммы, поясняющие его работу.(57) Изобретение относится к элек"тронной технике и может быть использовано для сопряжения первичных.преобразователей информации, например аналого-цифровых, с микропроцессором. Цель изобретения - повышение быстродействия устройства засчет автоматического перехода устройства сопряжения в исходное состояниенепосредственно после считыванияпризнака завершения очередного циклаработы преобразователя и формирования сигнала готовности, Устройствосодержит два триггера, элемент И,буферный регистр, селекторадреса,буферный усилитель, 2 ил. Устройство содержит преобразова тель информации, выполненный в видеаналого-цифрового преобразователя 1,первый триггер 2, элемент И 3, второй триггер 4, буферный регистр 5,селектор 6 адреса, буферный усилитель7 и микропроцессор 6.Информационный выход преобразователя,1 соединен с информационнымвходом буферного регистра 5, выходкоторого соединен с общей шиной обмена микропроцессора 8, куда такжеподключены выход буферного усилителя вил7 и вход селектора 6, выход которогосоединен с управляющим входом буФерного усилителя 7, входом разре"шения чтения буферного . регистра 5и синхровходом триггера 4, выходкоторого соединен с информационнымвходом буферного усилителя /, входомразрешения записи буферного регистра 5, вторым входом элемента И 3 иЙ-входом триггера 2, синхровход ко 5торого подключен к выходу синхронизации преобразователя 1, а выход соединен с первым входом элемента И 3,выход которого соединен с 8-входом10триггера 4, на П-вход триггера 2подан уровень логической 1 , наР-вход триггера 4 - уровень логического "О",Преобразователь 1 может являться,например, аналого-цифровым преобразователем, имеющим информационныйвыход и выход сигнала готовности,являющийся вторым выходом преобразователя 1, В качестве преобразователя1 может использоваться, например,микросхема К 1113 ПБ 1, включенная врежиме автономного периодическогозапуска,Буферный регистр 5 обеспечиваетФиксацию выходного состояния преобразователя 1 по окончании каждогоцикла аналого-цифрового преобразования, а также подключение его кобщей шине обмена микропроцессора 8,Б качестве буферного регистра 5 впредлагаемом устройстве может бытьиспользована микросхема К 588 ИР 1,имеющая управляющие входы записи ичтения, а также при отсутствии сигнала чтения - третье состояние выходных шин (состояние высокого импеданса),Гуферный усилитель 7 служит дляподключения выхода триггера 4 к40общей шине микропроцессора 8 (приналичии на управляющем входе усилителя 7 сигнала чтения от селекторовсигналов) и может быть выполнен,например, на основе микросхемыК 561 ЛН 1, имеющей третье состояние45выхода (состояние высокого импеданса) .Селектор 6 служит для выработкисигнала чтения (при обращении микропроцессора 8 к предопределенному адресу, соответствующему выбранномудля чтения первичному преобразователю информации), по которому буферный регистр 5 и буферный усилитель7 выходят из третьего состояния, подавая на интерфейсные шины (данных ) 55соответствующую информацию, котораязатем считывается микропроцессором 8,Практическая реализация селектора 6 1 О 4 зависит от типа микропроцессора 8 и может быть выполнена по любой из известных схем, так, например длямикропроцессора К 1801 Б 12 может бытьвыполнен на основе микросхем дешифратора адреса К 588 БТ 1 и элемента ИЛИНЕ микросхемы К 561 ЛЕ 5. При этом элемент ИЗИ-НЕ при наличии на его вы- .ходах сигналов 11: и Д 1 Т с соответствующих выходов микросхемы К 5888 БТ 1вырабатывает выходной сигнал селектора 6. Гозможны и другие вариантытехнической реализации селектора 6формирования управляющих сигналов.Иикропроцессор 8 может иметь,например, встроенные или внешние оперативно-запоминающие и постоянно-запоминающие блоки памяти (ОЗУ и ПЗУ),включенные по типовой схеме. В ПЗУхранится программа работы микропро-оцессора, а ОЗУ является буфером дляхранения всех промежуточных результатов и операций,Устройство работает следующимобразом,При работе преобразователя 1 наего выходе синхронизации периодически вырабатываются сигналы, свидетельствующие об окончании"процесса преобразования входной информации(фиг.2, с), по которым взводится триггер 2 (Фиг, 2, 5).Г 1 икропроцессор 8 постоянно осуществляет чтение состояния триггера4 (посредством буферного усилителя 7)и буферного регистра 5, При этомселектор 6 периодически вырабатывает сигнал чтения, посредством которого производится подключение буферного регистра 5 к общей шине обменамикропроцессора 8 (Фиг,2, ь).Ввиду того, что опрос микропроцессором 8 выходного состояния триггера4 и буферного регистра 5 несинхронизирован с моментами окончания работы преобразователя 1 (готовностипреобразуемой информации к передачев микропроцессор 8) возможны несколько различных вариантов работы устройства, что схематически показанона Фиг.2,Если триггер 2 взводится во времяФормирования сигнала чтения на выходе селектора 6, то последний. посредством элемента И 3 блокирует .срабатывание триггера 4, что исключает передачу в микропроцессор 8ошибочной информации, которая может5 15452произойти из-эа переходных процессов,связанных с перезаписью информациис первого вЬхода преобразователя 1в буферный регистр 5. Триггер 4 взводится непосредственно после исчез 5новенияна выходе селектора 6 присутствующего там сигнала чтения, апередача в микропроцессор 8 выходнойинформации от преобразователя 1 вданном случае производится при выработке селектором 6 следующего сигнала чтения, При срабатывании триггера 4 триггер 2 сбрасывается сразу,а триггер 4 сбрасывается по окончании сигнала чтения с выхода селектора 6 (фиг,2, ).Если триггер 2 взводится в промежутках между сигналами чтения, Формируемых на выходе селектора .6, то 20выходной сигнал триггера.2 .непосредственно вводит триггер 4, выходнойсигнал которого, в свою очередь,сбрасывает триггер 2. Триггер 4 сбрасывается при этом по окончании очередкого сигнала чтения с выхода селектора 6,формула изобретенияУстройство для сопряжения аналого- ЗО цифрового преобразователя с микропроцессором, содержащее селектор адреса, буферный регистр, информационный вход которого является входом устройства для подключения к информационному выходу аналого-цифрового преобраэова 1 О 6теля, а выход является выходом устройства для подключения к шине данных микропроцессора, информационныйвход селектора адреса является входом устройства для подключения к шине управления микропроцессора, выходселектора адреса соединен с входомразрешения чтения буферного регистра,о т л и ч а ю щ е е с я тем, что,с целью. повышения быстродействия устройства, в него введены элемент И,первый и второй триггеры и буферныйусилитель, выход которого подключенк выходу устройства для подключенияк шйне данных микропроцессора, синхровход первого триггера является входом устройства для подключения к выходу готовности аналого-цифровогопреобразователя, выход первого триггера соединен с первым входом элемента И, выход которого соединен сустановочным входом второго триггеравыход которого соединен с входомсброса первого триггера, входом раз"решения записи буферного регистра иинформационным входом буферного усилителя, управляющий вход которогоподключен к выходу селектора адреса,второму входу элемента И и к синхровходу второго триггера, информационный вход первого триггера подключенк шине единичного потенциала устройства, а информационный вход вторрготриггера - к шине нулевого потенциала устройства,КНТ ССС нно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Производст ЗаказВНИИПИ изобретениям и открытиям пр5, Раушская наб., д, 4/5