Устройство определения перерывов цифрового сигнала в радиоканале

(51)5 Н 0Д ч ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ С 8 ИДЕТЕЛЬСТВУ 12/24-098890. Бил. Млотков, М. новы техсообщений. ты И 5 и б, тор 8. Для сти о ники передаМ.: Связь,АвторскР 390676,9.о СССР1971 повышения помехо введены вычитаю дешйфраторы 10 и 12 и 13, эл-т 1 э.п. ф-лы, 2 и в устр-в9,адержкииггер 15 щии счет11, блок ИЛИ 14 и ВЯ(54) УСТРОЙСТВО ОНРЕДЕЛЕНИЯ ПЕРЕРЬ ВОВ ЦИФРОВОГО СИГНАЛА В РАДИОКАНАЛ л ОО Ю Ж(57) Изобретени связи. Цель иэо помехоустойчиво ления перерывов радиоканале сод фронтов, блок ф рователи 3 и 4 вующих центру п чаду и концу по блок эадержки 7 относится к элект ретения - повышени ти. Устр-во опреде цифрового сигнала ржит выделитель 1 зирования 2, форми импульсов, соответс сылки, а также наылки эли интеграустойчивоИзобретение относится к областилектросвязи и может быть использоваНо в системах радпателеуправлениятелесигнализации, использующих режим 5синхронной связи с перерывами приНеобходимости Фиксации возникновенияаварийных телесигналов во время перерьвов связи.Целью изобретения является повышеле помехоустойчивости.Па фнг.1 представлена электричесая схем устройства определения песрьшов цифрового сигнала в радиоканале", па Фиг.2 - временные диаграммы 15игналов, поясняющие работу устройти о,ределения перерывов цифровогоигиала в. радиоканале,Устройство определения перерывовифраваго сигнала в радиоканале соержит выделитель 1 Франтов, блок 2азирования, формирователь 3 импульав, соответствующих центру посылки,ормирователь 4 импульсов, соответстующих пачалу и концу посылки, первый 25и второй б элементы И, блок 7 за"4 ержки, интегратор 8, вычитающий счетчик 9, первый 10 и второй 11 дешифратары, первый 12 и второй 13 дополнительные блоки задержки, элемент ИЛИ 3014, КЗ-триггер 15.Устройство определения пЕрерывовцифрового сигнала в радиоканале рабо-тает следующим образом,Поступивший с линии связи детер 35 Мированпый цифровой сигнал 16 (фиг,2 а) начинает действовать навходе выделителя 1 (фиг.1), с выхода которого через блок 7 задержки импульсы (фнг.2 б) подаются на входы перво-. го 5 и второго 6 элементов,С второго выхода блока 2 фазирова Ния тактовые импульсы (фиг.2 в) поступают на Формирователь 3, а на его 45 Выходе формируются прямоугольные имПульсы (фиг,2 д), длительности которых равны половине периода тактовых им" пульсов (фиг.2 б,г) Тактовые имПульсы (фиг.2 г) от блока 2 ФаэироваНил подаются на формирователь 4 им 50 Пульсов, соответствующих началу и Концу посылки, на выходе которого от Переднего и заднего фронтов посылки формируются равные по длительности Импульсы (фиг.2 е). Сумма длительностей последних за тактовый период равНа половине периода тактовых импуль" сов. Тактовые импульсы (фиг,2 в,г) от блока 2 фазирования имеют одинаковую частоту и сдвинуты между собой на половину тактового периода. С выхода формирователя 3 импульсы поступают на первый элемент И 5, а с выхода формирователя 4 - на второй элемент И 6.Поскольку импульсы, полученные на выходе выделителя 1, задерживаются в блоке 7 задержки при этом они находятся примерно в середине фазовых зон, соответствующих началу и концу каждой иэ посылок (фиг.2 е), то все импульсы (фиг.2 з) от фронтов и . ,импульсы от провала 1/ (Фиг,2 а) детерминированной посылки, поступившие с выхода делителя 1, через блок 7 задержки проходят через второй элемент И 6 и поступают на вычитающий вход реверсивного счетчика 8. Предварительно сигналом низкого уровня с третьего устанавливающего входа уст" ройства через элемент ИЛИ 14 в интегратор 8, выполненный в виде реверсивного счетчика, записывается числом с первого устанавливающего входа устройства, которое превышает в два раза число., вводимое в реверсивный счетчик 8 (в случае, если разрядность реверсивного счетчика 8 и вычитающего счетчика одна и та же).Сигнал на выходе второго дешифратора 1 появляется при нулевом состоянии вычитающего счетчика 9, При наличии в канале связи детерминированного. сигнала происходит периодическое Формирование импульсов на выходе первого дешифратора 10, поддерживаю.щих ВВ-триггер 15 в состоянии "1". При этом содержимое вычитающего счетчика 9 не успевает уменьшиться до нуля, поэтому импульсы на выходе второго дешйфратора 11 не формируются,При перерыве цифрового сигнала 16 (Фиг.2 а) на вход выделителя 1 поступает шум 18 (фиг.2 а), уровень которого соизмерим с уровнем цифрового сигнала, что объясняется наличием автоматической регулировки усиления в приемном устройстве радиоканала,На выходе выделителя 1 возникают импульсы (Фиг.2 ж) в момент прохождения шумового напряжения через нуль, которые через блок 7 задержки поступают на первый 5 и второй 6 элементы И. Поскольку импульсы (фиг.2 ж) от случайного шума распределены равномерно в интервале всей длительности посылки, а длительность центральных импульсов (фиг.2 д) равны сумме длительностей импульсов начала и5 конца посылки (фиг.2 е), то появление импульсов (фиг.2 ж,з) с выходов перфого 5 и второго 6 элементов И равновероятно.фазовое смещение выходных сигна лов первого 5 и второго 6 элементов, соответствующих временному расположению центральной части и боковым частям элементарной посылки, интегрируется реверсивным счетчиком 8. 15 При этом импульсы (фиг.2 ж,э) из-за различного управляющего воздействия их на реверсивный счетчик 8 практически не изменяют содержимого последнего, так как после поступления 20 импульса на суммирующий вход реверсивного счетчика 8 с большой вероятностью поступает импульс на его вы-. читающий вход. Таким образом, импульсы на выходе первого дешифра тора 10 не формируются, а следовательно, через интервалы, времени, определяемые коэффициентом деления вычитающего счетчика 9, появляются импульсы на выходе второго дешифратора 30 11, осуществляющие установку в нуль КЯ-триггера 15.Первый 12 и второй 13 дополнительный блоки задержки предназначены для предотвращения формирования ложных 35 выходных сигналов на выходе первого дешифратора 10 при переключении реверсивного счетчика 8 и увеличения длительности выходного импульса первого дешифратора 10. 40 Формула изобретения1. Устройство определения перерывов цифрового сигнала в радиоканале, содержащее последовательно соединенные выделитель Фронтов, блок задерж 45 ки. и первый элемент И, последовательно соединенные блок фазирования, формирователь импульсов, соответствующих началу и концу посылки, и второй элемент И, а также интегратор и формирователь импульсов, соответствующих центру посылки, вход и выход которого подключены соответственно к второму выходу блока фаэирования и второму входу первого элемента И,второй вход второго элемента И подключен к выходу блока задержки, а вход блока фазирования подключен к выходу выделителя фронтов, причем вход выделителя фронтов является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные первый дополнительный блок задержки, первый дешифратор, второй дополнительный блок задержки, элемент ИЛИ, вычитающий счетчик, второй дешифратор и К+Я-триггер, при этом выходы первого и второго элементов И, элемента ИЛИ и блока задержки подсоединены соответственно к первому, второму и третьему управляющим входам интегратора и входу первого дополнительного блока задержки, дополнительный вход формировате ля импульсов, соответствующих центру посылки, и тактовый вход вычитающего счетчика подключены к первому выходу блока фазирования, второй выход которого подсоединен к допол" нительному входу формирователя им.т пульсов, соответствующих началу и концу посылки, и стробирующему входу второго дешифратора, выход интегратора подсоединен к информационному входу первого дешифратора, выход которого подсоединен к Я-входу КЯ- триггера, причем установочные входы интегратора и вычитающего счетчика, второй вход элемента ИЛИ и прямой выход КЯ-триггера являются соответственно первым, вторым и третьим устанавливающими входами и выходом устройства.2. Устройство по п.1, о т л и - ч а ю щ е е.с я тем, что формиро-ватель импульсов, соответствующих центру посылки, и Формирователь импульсов, соответствующих началу и концу посылки-, выполнены в виде КЯ- триггеров, причем Я- и К-входы и прямой выход КЯ-триггеров являются соответственно входом, дополнительным входом и выходом формирователя импульсов, соответствующих центру посылки, и формирователя импульсов, соответствующих началу и концу посылки, а интегратор выполнен в виде реверсивного счетчика, устанавливающий вход, вход сложения, вход вычитания, вход разрешения записи и выходы разрядов которого являются со ответственно устанавливающим входом, первым, вторым и третьим управляющими входами и выходом интегратора.Тираж 523 Заказ 174 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 1 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 Г)1