Устройство порогового контроля среднеквадратического значения переменного напряжения

СОЮЗ СОВЕТСНИИсоцИАлистичеснихРЕСПУБЛИК в 4 с 01 к 19 Лг ВСЕСО ПЮТЕЧТНО- Т Е. БЛИ ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЩБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1(56) Авторское свидетельство СССРИ 431459, кл. С 01 К 19/02, 1972.Мирский Г.Я. Электронные измерения.М.: Радио и связь, 1986, с. 167,рис.5.1 . 801525596 А 1 2(54) УСТРОЙСТВО ПОРОГОВОГО КОНТРОЛЯ СРЕДНЕКВАДРАТИЧЕСКОГО ЗНАЧЕНИЯ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ(57) Изобретение относится к электроизмерительной технике и может быть использовано в системах порогового контроля среднеквадратического значения переменного напряжения несинусоидальной формы. Цель изобретения повышение быстродействия. Устройство содержит формирователь 1 модуля, логарифмирующие блоки 2,4 вычитающий блок 3, потенцирующий преобразователь 5, интегратор 6 со сбросом, пороговый блок 7. 2 ил.Изобретение относится к электроизмерительной технике и может бытьиспользовано в системах пороговогоконтроля среднеквадратицеского значения переменного напряжения несинусоидальной формы.Цель изобретения - повышение быстродействия устройства.На Фиг. 1 представлена структурная схема устройства порогового,контроля среднеквадратицеского знаценияпеременного напряжениями на фиг, 2временные диаграммы напряжений, иллюстрирующие работу устройства при 15синусоидальном входном напряжении.Устройство порогового контроля среднеквадратицеского значения перемен"ного напэяжения содержит Формирователь 1 модуля, вход которого подключен к входной клемме, первый логарифмирующий блок 2, вход которого подключен к выходу формирователя 1 модуля, а выход - к первому входу выцитающего блока 3, второй логарифмирующий блок 4, выход которого подключен к второму входу выцитающегоблока 3, потенцирующий преобразователь 5, вход которого подключен к выходу выцитающего блока 3, а выходк сигнальному входу интегратора 6со сбросом, пороговый блок 7, первыйвход которого подключен к выходу интегратора 6 со сбросом, а второйвход - к входу второго логарифмирующего блока 4 и к клемме порогового напряжения, Формирователь 8 интервала интегрирования, вход которого под" клюцен к входной клемме устройства, а выход - к упоа вляющему входу интегратора 6 со сбросом.Формирователь 8 интервала интегрирования содержит госледовательно соединенные компаратор 9 и делитель 10 частоты, причем первый вход компаратора 9 подключен к входной клемме устройства, а второй вход компаратора 9 подключен к общей шине, выход делителя 10 частоты является вы" ходом формирователя 8 интервала интегрирования.Выходной клеммой устройства порогового контроля среднеквадратического значения переменного напряжения является выход порогового блокаУстройство порогового контроля55 среднеквадратического значения переменного напряжения работает следующим образом.ри подаче на вход формирователя 1 модуля (фиг.1) контролируемого переменного напряжения 11(например, синусоидал ьного Б=Бвпо, фиг,2) На выходе первого логарифмирующего блока 2 формируется напряжение цд(с), пропорциональное удвоенному логариФму входного напряжения (фиг,2):) = 2 1 оЕ 1 Б (с) = 1 оК " ак ( Нз выходе второго логарифмирующе"го блока 4 формируется напряжение(2) 1;Б 1 ов Е пор где Е ,Р - пороговое напряжение,а на выходе выцитающего,блока 3Б ,)=П -0 =1 щ --- , (3)БбкЕ пор5После потенцированив на выходепотенцирующего блока 5 формируетсянапряжение гБ (с) = - )11, (С)(4)Е порт.е. устройство работает по методу неявного вычисления с использованием преобразования логариф - антилогарифм (процесс умножения и деления заменен процессом сложения и вычитания предварительно прологарифмированных сигналов).С помощью формирователя 8 интервала интегрирования из входного сигна" ла 1 наприиер, с помощью компаратора 9 и делителя 10 частоты) вырабатывается напряжение Б (Фиг.2), разрешающее интегрирование интегратором 6 со сбросом в течение одного или нескольких периодов измеряемого входного напряжения и сбрасывающее интегратор в течение предьдущего и последующего периодов входного напряжения, т,е, обеспечивающее интегрирование с нулевыми начальными условиями в течение конечного интервала вр мени.На выходе интегратора 6 образуется напряжение11 (Е)= -Ц (Х)йх= --- -Их (5)1 г 1 р Б (К 1Ео ПОр где- постоянная времени интегратора.Напряжение 11 есть монотонно неубывающая Функция времени в интер" вале интегрирования. В случае превышения напряжением Б(с) в какой-то момент времени порогового напряжения Е, на некоторую величину, определяемую чувствительностью порогового бло"1525596 6Траз и тем самым напряжения в 40 5ка 7, на выходе последнего образуется перепад напряжения Б,(с) (фиг.2)сигнализирующий о выполнении равен"ства0 (с) =е =-- " -- Йх11 вх (х)б 1 пор( = 1 (,х)йх (8)ГЦьоВыражение (8) при времени интегрирования, равном периоду входного сигнала Т (т,е,=Т), можно записать в виде15Б б(Т)- асср квГт(9)где П - среднеквадратическое знасу. квчение переменного напряжения за период Т,Таким образом, устройство позволяет определит ь момент превышения среднеквадратицеским значением входногопеременного периодического напряжения 25некоторого порогового напряжения, причем пороговое напряжение в точностиравно среднеквадратическому значению входного напряжения при периодахвходного сигнала, равных постояннойлвремени интегратора (т.е. при Т =),и отличается от среднеквадратическогоГтлвраз при всех Т. Эту зависимость между величинами порогового напряжения и среднеквадратического значения входного напряжения при известном периоде входного напряжения можно скорректировать соответствующим изменением порогового добит ься срабатывания порогового блока 7 в момент, когда срелнеквадратическое значение входного напряжениядостигнет того же уровня, цто и приТформула и зобрет ения Устройгт во порогового контроля среднеквадратичес кого значения пере" менного напряжения, содержащее формирователь модуля, вход которого подключен к входной клемме, первый логарифмирующий блок, вход которого подключен к выходу формирователя модуля, а выход - к первому входу вьгчитающе" го блока, второй логарифмирующий блок, выход которого подключен к второму входу выцитающего блока, потенцирующий преобразователь, вход которого подключен к выходу вычитающего блока, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены интегратор со сбросом формирователь интервала интегрирования и пороговый блок, причем сигнальный вход интегратора соединен с выходом потенционирующего преобразователя, выход интегратора подключен к первому входу порогового блока, второй вход которого подключен к входу второго логарифмирующего блока и к клемме порогового напряжения, вход формирователя интер" вала интегрирования подключен к входу устройства, выход - к управляющему входу интегратора, а выход поро" гового блока - к выходной клемме.1525596 ид иа,Е Составитель В. КрючкоТехред М.Лидык орректор О Ципле Редактор М. Банд роизводственно-издательский комбинатПатент", г. Ужгород ул. Гагарина.,10 Заказ 7217/39 Тираж 714 ВНИИПИ Государственного комитета по113035 Москва ЖПодписноеобретениям и открытиям при ГКНТ С Раушская наб., д. 4/5