Устройство для формирования цифровых последовательностей

(19) И 1) 51)4 с 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И 0(НРЫТИПРИ ГКНТ СССР АНИЕ ИЗОБРЕТЕН Н д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4-24 89. Бюл, У 37 йкина, А.А.Лесо ов (088.8) кое свидетельсткл . 6 06 Р 1/02, е свидетельство кл. С 06 Р 1/04 й НИЯ Ц(54) УСТРОИСТ РОВЦХ ПОСЛЕДО (57) Изобрете тельной техни зовано в прог лях временных синхронизации О ДЛЯ ФОРМИРАТЕЛЬНОСТЕЙие относитсяе и может быаммируемых финтервалов иОтлицительн к вычис ь испол ормировате системах ой особен Ю.ностью устройства является то, что оно позволяет расширить диапазон формирования коэффициентов деления частоты. Максимальный коэффициент деления в устройстве равен произведению емкостей первого 1 и второго 5 счетчиков. Изменение параметров выходных цифровых последовательностей устройства обеспечивается перепро"граммированием первого 2, второго 3 и третьего 7 блоков. памяти без внесения схемных изменений. Целью изобретения является расширение области применения за счет увеличения диапазона Формируемых частот. Поставленная цель достигается введением блоков 3, 7 памяти, элемента ИЛИ 6. 1 ил., 1 табл.3 151343Изобретение относится к вычислительной технике и может быть использовано в программируемых формирователях временных интервалов и системах синхронизации.Цель изобретения " расширение области применения за счет увеличения , диапазона Формируемых частот.На чертеже представлена блок-схема 10 устройства.Устройство содержит счетчик 1,блоки 2 и 3 памяти, регистр 4, счетчик 5, элемент ИЛИ 6, блок 7 йамяти, выходы 8, тактовый вход 9.15Устройство работает следующим об(разом. (Счетцик 1 производит подсчет входных тактовых импульсов и обеспечивает последовательный циклический перебор 20 адресов первого блока 2 памяти, Это вызывает появление на каждом из еговыходов цифровой последовательности с параметрами, определяемыми записанной го этому разряду информацией, Эти цифровые последовательности по(даются на адресные. входы блока 3 па,мяти, в ячейках которого независи- (мо по каждому разряду записаны сочетания логических нулей и единиц, обеспечивающие для его любого -говыхода выполнение логического соот- ношения На первом выходе блока 3 памятифоомируется цифровая последовательность, определяющая цикл счета сцетцика 1 и являющаяся входной для сцет-,счетцика 5, По мере поступления ееимпульсов на счетный вход счетчика5 происходит процесс ФормированияциФровых последовательностей на выходах блока 7 памяти, аналогичныйформированию цифровых последовательностей на выходах блока 2 памяти.Цифровые последовательности с вы ходов блоков 2, 3 и 7.памяти поступают на регистр 4, где производитсяих временная привязка к фронтам импульсов входного сигнала.Период выходных.цифровых последо вательностей устройства с целочисленными коэффициентами р может бытьпредставлен в видеТр Т . (2)На практике коэффициент р может 50 изменяться от единиц до 10 " и представляется в десятицной системе счисления. какр = г. 10+ 1 10 ++ 1"10( 2где х хг х - цифровые последовательностии на любых и из ее 1 С ВХОДОВ 9у, - выходная цифровая последовательность. Таким образом, при условии совпадения длительности импульсов цифровых последовательностей на 1,2 В входах блока 3 памяти на его -м выходе формируется цифровая после" довательность с периодом Т, равным наименьшему общему кратному периодовТ, цифРовых последовательностей на любых ее входах .1,2,иДля получения, например, Т ,;=35 "Тв, и наличии на Выходах блока 2 памяти (т.е., на адресных входах блока 3 памяти) цифровых последовательностей с периодами Т= 5 Ти Тг = 7 Т достаточно записать вбКячейки последнего по адресам согласно таЬлице логическую "1" в 1-м разряде.Перечень адресов х, х(блока 3 памяти, соответствующих у . = = хлАг = 1 и У 1 = ХФлаглх г= 1 у приведен в таЬлице,Для получений, например, Т , = = 70 Тпри наличии на выходах блока 2 памяти Т, = 5 Тб Тг = 7 "Т ьх и Т, = 2 Т,дОстаточйо в 1-м разряде у; блока 3 памяти записать логические "1" в ячейках с адресами, отмеченными в таблице..Таким образом, на выходах блока 3 памяти формируются дополнительные номиналы коэффициентов деления, отличные от коэффциентов деления с выходов. блоков 2 и 7 памяти, что дает возможность расширить количество одновременно формируемых коэффициентов деления при одних и тех же аппаратурных затратах, или дает возможность иметь лучшие показатели надежности на каждый формируемый коэффициент деления.5134346 45 55 5Устройство является схемой реализации формирования р .по формуле (4) для и = 1 и вычисления значения р, равного наименьшему общему кратному Г,чисел р РР:Р = (Р 1 РР) (5) где Р(Р, Р р ) - наименьшееобщее крат.ное циселР РРо При этом в блоке 2 памяти в соответствующих разрядах формируются цифровые последовательности, соответствующие коэффициентам р, РРпо Формуле (2), не превышающим цикласчета счетчика 1, и значение апоформуле (4).В блоке 7 памяти формируются цифровые последовательности, соответствующие коэффициентам р +1Рпкратным циклу счета счетчика 1, изначение а, согласно формуле (4).На первом выходе блока 3 памятиформируется цифровая последовательность согласно формуле (5) определяющая цикл счета сцетцика 1, т,е.основание системы счисления Ь равное наименьшему общему кратному р, Р, р. Аналогично формируетсяцифровая йоследовательность на ш-мвыходе блока 3 памяти, определяющаяцикл обнулвния всего устройства .Устройство Формирует две шкалынастройки временных параметров цифровых последовательностей (согласно(4) при и = 1). Точное положение импульсов задается данными в блоке 2памяти, грубое - в блоке 7. Так, например, для формирования цифровой последовательности у, с р = 540 == 40 к 500 + 1,500 при основаниисчисления Ь =,500 достаточно в од. ном из разрядов как первого 2, таки третьего 7 блоков памяти записать логические "1" в ячейки по адресамсоответственно "40" (А,) и "1" (А,), а во втором блоке 3 памяти записать информацию, удовлетворяющую логическому соотношению- хр л хя"где хх - входы второго блокаО Ачпамяти, подключенные. к соответствующим выходам первого 2 итретьего 7 блоков памяти. формула изобретенияустройство для формирования цифровых последовательностей, содержащее 5, двасчетчика, первый блок памяти ирегистр, причем счетный вход первогосчетчика соединен с входом разрешения записи регистра и является тактовым входом устройства, группа раз рядных выходов первого счетчика соединена с группой адресных входовпервого блока памяти, выходы которо-го с первого по К-й, где К - числовыходов первой последовательностиустройства, соединены соответственнос первого по К-й информационнымивходами регистра, выходы которого спервого по К-й являются выходамисоответственно с первого по К-й первой последовательности устройства,о т л и ч а ю щ е е с я тем, что, сцелью расширения области примененияза счет увеличения диапазона форми"руемых частот, в устройство введенывторой и третий блоки памяти и элемент ИЛИ, причем выходы первого блока,памяти с первого по К-й соединены садресными входами второго блока памяти соответственно с первого по К-й, З 0,первый выход второго блока памятисоединен со счетным входом второгосчетчика, с первым входом элементаИЛИ, с (К+1)-м информационным входомрегистра, выходы которого с (К+1)-й З 5 по ш-й где ш - число выходов второй последовательности устройства,являются выходами соответственно с(К+1)-й по ш-. второй последовательности устройства, выходы второго бло" 40 ка памяти с второго по (т)-й соединены с информационными входами регистра, соответственно с (К+2)-го по (ш)-й ш-й выход второго блока па" мяти соединен с входом сброса в "0" второго счетчика, с вторым входом элемента ИЛИ и с ш-м информационным вхо" дом регистра, выход элемента ИЛИ соединен с входом сброса в "0" первого счетчика, разрядные выходы второго 50 счетчика соединены с адресными вхо"дами третьего блока памяти, выходыкоторого с первого по 1-й, где 1 -число выходов третьей последователь"ности устройства, соединены с адресными входами второго блока памяти соответственно с (К+1)-й по (К+1)-й и с информационными входами регистра соответственно с. (ш+1)-го по 1-й, где1 - число выходов третьей последова"7 1513434 8 тельности устройства, выходы которого соответственно с (тп) -й по 1-я трегс(в+1)-й по 1-й являются выходами тьей последовательности устройства. Разряды адреса Разряды данных 111 У-л Х Х Хз Х 4 х У; 1 0 11,11 Соста вител ь Н. ТороповаТехред И. Верес Корректор 0,Ципле Редактор Н.Тупицат ет т т ат т ае Заказ 6079/47 Тираж 668 Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Иосква, Ж, Раушская наб., д. М/5