Устройство для приема и передачи данных в дуплексном режиме

(50 4 Н 04 1. 25/40 ОПИСАНИЕ ИЗОБРЕТЕНИЯК А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ Ю ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Коми Филиал АН СССР(56) Сурнин А.И., Савельев А.И. Расширение аппаратного и программногообеспечения микро-ЭВМ "Электроника 60", - Серия препринтов сообщений"АвтоматизаЦия научных исследований".- Сыктывкар, Коми филиал АН СССР,1984, с. 6-10, рис. 3.(54) УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИ ДАННЫХ В ДУПЛЕКСНОМ РЕЖИМЕ(57) Изобретение относится к техникесвязи. Цель изобретения - повьппениедостоверности приема при обмене цифровой информацией по последовательным каналам в дуплексном режиме. Устройство содержит тактовый генератор1, усилитель 2, Фильтр 3 нижних час 801506526 А 1 2 тот, формирователь 4 прямоугольных импульсов, счетчик 5 числа принятых бит, дешифратор 6 числа принятых бит, триггер 8 "Гуфер заполнен", блоки 10, 16, 17 и 28 задержки, счетчик 11 тактовых импульсов, дешифратор 12 длительности входных импульсов, К 8-триггер 13 значения бита, К 8-триггер 14 синхронизации, регистры 19 и 24 сдвига, блок 21 потребления информации, источник 23 информации, делитель 25 частоты, мультиплексор 26, элемент И 27, счетчик 29 числа переданных бит, деши ратор 30 числа переданных бит, 0- триггер 31 формирования импульса синхронизации, формирователь 34 корот- Ж ких импульсов и линии 35 и 36 связи. Цель достигается введением К 8-триггеров 7 и 15, элемента ИЛИ 9, блока С 18 задержки, 0-триггеров 20 и 33, элемента И 22 и мультиплексора 32. Я 2 ил.Изобретение отц сится к техникесвязи и может зс и(:ьзов лтьс я рпостроении приемопередатчиков сигналов ппротно - импу.ьсгц манилу.яции.Целью изобрет цця является повышецие достоерцисти чриема при обмене цифровоц информацией по цоследовате.чьцым кацапам дчуплексзим режи 10ме,Па Фиг. 1 приведена структурнаяэлектрическая схема устройства; цафиг. 2 - грг мс цье,даграмлы, поясняющие его работу,Устройство гдержит актовыц гецератор 1, усицитечь , Фильтр 3 нижних частот, формирозатель 4 прямоугольных импульсов, счетчик 5 числапринятых бит, дшифратор 6 ислапринятых бит, первьп КБ-триггер 7, 20триггер 8 "Гуфер з,полдзен", элементИПИ 9, четвертп блок 10 задержки,счетчик 11 тактицых импульсов, дециф 1 атоэ 1 2 гдзтеьсчгходцых мпле 1сов, КЯ-чр гер 13 значения вита,25ЙБ - трп гер 14 синхронизации, второКВ-тргге 1 15, первый 16, второй 17и пятый 18 дк зпержки, первыйрегисгр 19 г;з а, второй 1)-трггер20, блок 21 пот;ебтеля информации, 30второй элемент 11 2, источик 23информаци, второй регистр 24 сдви а,делитель 25 частоты, пер,ый мультиплексор 2 Г, первый цемент И 27,третий блик 2( задержки, счсик 29 35числа перединюх бт, дешифратор ЗОчисла передани х бит, Т)-триггер 31формирования мну;ьса синхронизации,второй мультичексор 32, первь 0 триггер 33, Формирователь 34 коротких импульсов, первая 35 и втирая 36линии связиУстройстзо:дия приема и пере;ачи данных в дуплекчцом режиме работает следунл браэом45Делитель 23 частты делит частоту тактовогоецератира 1 и Формирует четыре последовательности мпульсов разной дците:ьнисти, поступающие на му:чьтиглексор 26. Выбор серии импульсов и их длитез.но тд, на выходе му.ьплекгора 26 зависит от значения сспад,ов ца его упразляю - щих входах, Форм импульсов ца выходе мультиплек ора 26 приведена при55 надичин пер даваемой информации на фиг2(а), .з при отсутствии - ца фиг, 2(б), : им зшью Формироватея 34 короч ких импульсиц по задел Фронту кажгого импульса прозсхолисброс счетчиков делителя 25 частотьдля получеция имгульсов со скважостью 1/2, Данные от источника 23 информации записываются в параллельном коде в регистр 24. Стр сопровождения дацных устанавливает в нуль счетчик 29. Очередным перепадом (задним Фронтом)импульса с выхода мультиплексора 26 триггер 31 устанавливается в состояние, раэреаюцее, через элемент И 27, выполнение сдвигав регистре 24 и счет числа переданных бит счетчиком 29. Кроме того, ца управляющих входах мультплекворон 26 и 32 устанавливается значение сигнала, обеспечивающее формирование импульсов длительностью Т 1 и Т 2. Далее происходит сдвиг по каждому заднему фронту змпульсов с выхода мульгплексора 26 данных в регистре 24. В зависимости от значения очередного бита формируется импульс длительностью Т 1 или Т 2, По окончании передачи происходит изменение значения сигнала на выходе дешифратора 30 (код, занесенный в счетчик 29, соответствует числу передаваемых бит в каждом поле данных) и установка триггера 31 в состояние, обеспечивающеее дачу импульсов синхронизации, дли"тельностью ТЗ и Т 4, прекращениесдвига информации в регистре 24 исчета числа импульсов счетчиком 29.Длительность импульсов синхронизациизависит от состояния Э-триггера 33.Ицформация в него записывается покаждому заднему фронту импульса с выхода мультиплексора 26 и зависит отготовности, к приему. Для продолжеия передачи записывают новые данныеиэ источника 23 информации в реистр 24,Входной аналоговый сигнал из линии35 связи через (входной) усилитель 2,Фильтр 3 нижних частот и формирователь 4 прямоугольных импульсов поступает на блоки 5, 11 и 19. Импульс,поступающий на установочный входсчетчика 11, разрешает начать измерение его длительности путем подсчета импульсов с выхода тактового генератора 1. В зависимости от длительнос ти входных импульсов, с помощьюдешифратора 12 устанавливаются в "1"триггеры 13-15, Если длительностьимгульса Т 4, то все триггеры установятся в "1" при ТЗ - триггеры 13 и5 1506576 6 141 при Т 2 - триггер 13, По заднему счетчик числа принятых бит и дешифФронту входного импульса происходит ратор числа принятых бит последо 1 сдвиг данных в регистре 19. Необхо- вательно соединенные тактовый генедимая задержка обеспечиваетсяблоком ратор, счетчик тактовых импульсов и16 з е жки Озадержки. Одновременно происхо дешифратор длительности входных имдит счет числа принятых бит счетчи- пульсов, последовательно соединенные ком 5. Если принят хотя бы один бит, КБ-триггер значения бита, первый то сигналом с выхода дешифратора 6 блок задержки и первый регистр сдвиустанавливается в 1 триггер 7, что г а , последовательно соединенные К Б 11 1110означает Приемник занят . После триггер синхронизации и второй блок приема всего поля данных с известным задержки, последовательно соединен- фиксированным числом бит устанавли- ные источник информации и второй ре 1111в а е тс я в 1 триггер 8 . С помощью гис тр сдвига , последовательно со едиэлемента ИЛИ 9 формируется сигнал не н ные первый элемент И, счетчик 11 1115К приему не готов для триггера 33, числа переданных бит, дешифратор чис 1 11Сигнал Буфер заполнен с выхода ла переданных бит, 0-триггер формитриггера 8 через блок 10 задержки рования импульса синхронизации и поступает на вход регистра 19, эапре- третий блок задержки, последовательщая сдвиг в нем. Одновременно он пос- , но соединенные делитель частоты, пертупает в блок 21 потребителя инфор- вый мультиплексор и формирователь20мации. После считывания данных иэ коротких импульсов, а также триггер регистра 19 блок 21 устанавливает . "Буфер заполнен" и четвертый блок1 11триггер 8 в 0 . При поступлении задержки, выход которого соединен с . импульсов с ин хро ни э ации длительностью вторым входом первого регистра сдв и-25ТЗ или Т 4 происходит сброс триггера га и с входом готовности блока потре 11111 1 117 в 0 , установка в 0 счетчика 5 бителя информации , выход формиров атепринятых б ит, э а н е с е ние э н аче ния сиг- ля прямоугольных импульсов цодключе н нал а готовности к приему и з триггера к установочному входу счетчика т ак 1 5 в триггер 2 0, Последнее п роис хо 30товых импульсов к первым входамУ дит лишь при отсутствии сигнала на КБ-триггеров значения бита и синхро" установочном входе О-триггера 20 и ниэацчи и к тактовому входу первого соответствует завершению передачи регистра сдвига, вход усилителя соеданных. Необходимая задержка сигна- динен с первой линией связи, выход лов синхронизации обеспечивается бло- строба сопровождения данных источками 17 и 18 задержки. С помощью З 5 ника информации подключен к второму элемента И 22 формируется сигнал "К входу второго регистра сдвига и к11передаче готов , поступающий на вход установочному входу счетчика числаисточника 23 информации для занесе- переданных бит, выход тактового гения в регистр 24 новых данных в па- нератора соединен с входом делителя раллельном коде, После окончания вход- частоты, выход первого мультиплексо40ного импульса (во время паузы) про- ра подключен к второй линии связи, исходит сброс триггеров 13-15 и к тактовому входу 0-триггераформипрекращение счета счетчиком 11, Б ре рования импульса синхронизации и к эультате источник 23 информации осу- первому входу первого элемента И, ществляет занесение данных в регистр 45 выход формирователя коротких импуль для передачи при одновременном сов соединен с установочным входом наличии сигнала завершения передачи делителя чАстоты, выход третьего с выхода дешифратора 30 и сигнала блока задержки подключен к второму "К приему готовс выхода тригге- входу первого элемента И, выход кора 20. 50 торого соединен с тактовым входомвторого регистра сдвига, выход второго блока задержки подключен к вхо- Ф о р м у л а и э о б р е т е н и я ду установки счетчика числа принятыхбит, первый и второй выходы дешифрачУстроиство для приема и передачи 55 тора длительности входных импульсой данных в дуплексном режиме, содержа- соединены с вторыми входами соответщее последовательно соединенные уси- ственно КЯ-триггера значения бита и литель, Фильтр нижних частот, форми- КЯ-триггера синхронизации а 0-вход1 рователь прямоугольных импульсов, Э-триггера Формирования импульса1506576 бинхооияувк Ьа лвввввв Зла ценив силлака апзвчагти Гоупла илрарнаииаюыа илоуоааа файл)Лмфраиилугов в;в влюраго вна чинилГсивнава гопювнасаи к л ив,иу к л,ис.ну фиг. к Составитель И. КотиковТехред М.Ходанич Корректор О.Ципле Редактор Г,Гербер Заказ 5449/57 Тирах 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул . Проектная, 4 синхронизации заземлен, о т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности приема при обмене цифровой информацией по пос 5 ледовательным каналам в дуплексном режиме, введены последовательно соединенные первый КБ-триггер, элемент ИЛИ, первый 0-триггер и второй мультиплексор, выход которого подключен к первому управляющему входу первого мультиплексора, и последовательно соединенные второй КБ-триггер, пятый блок задержки, второй Р-триггер и второй элемент И, выход которого под ключен к входу готовности источника информации, первый и второй выходы дешифратора числа принятых бит соеди" иены с первыми входами соответственно первого КБ-триггера и триггера 2 О "Буфер заполнен", выход которого подключен к второму входу элемента ИПИ, и к входу четвертого блока задержки, выход второго блока задержки подключен к тактовому входу второго П-триг гера и к второму входу первого КБ- триггера, выход первого регистра сдвига соединен с информационнымвходом блока потребителя информации,выход "Буфер сосчитан" которого подключен к второму входу триггера "Буфер заполнен", третий выход дешифратора длительности входных импульсов соединен с первым входом второгоКБ-триггера, выход формирователя прямоугольных импульсов подключен к второму входу второго КБ-триггера, выходдешифратора числа переданных бит соединен с установочным входом второгоП-триггера и с вторым входом второгоэлемента И, выход второго регистрасдвига подключен к второму входу второго мультиплексора, выход 0-триггера формирования импульса синхронизации соединен с управляющим входомвторого мультиплексора и с вторымуправляющим входом первого мультиплексора, выход третьего блока задержки подключен к управляющему входу второго регистра сдвига, а выходпервого мультиплексора соединен стактовым входом первого Р-триггера.