Логический анализатор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 51)4 С 0 РЕТЕНИ ЛЬСТВУ ции.ввеве У 33В, Косинов ватеик лек И, ов-83. 2, с2984,83. ИЗАТОР осится й техн мявтомаи может я поиска неисавтомат и може прависка неи ройствах повышен использоват ностей в циЦель изо ся для и ровых ус е глуны регис ен кцииз теже предст нальн ема логического а ния дова- М вых т чере на сой 1 при хода для со- длительи измеОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯРИ ГКНТ СССР ПИСАНИЕВТОРСКОМУ СВИ(57) Изобретение отике и вычислительбыть использовано Изобретение относитс и вычислительной тех тора.Анализатор содержит группу форми рователей 1 признака входного сигнала, группу измерителей 2 длительности сигнала высокого уровня, группу измерителей 3 длительности сигнала низкого уровня, блок 4 памяти, первый регистр 5, первую группу формирователей 6 импульсов, первую группу элементов И 7, шифратор 8, мультиплексор 9, коммутатор 10, формирователь 11 адреса блока памяти, первый 12 и второй 13 формирователи адреса начальных значений, первый элемент И Бц 1506448 А 1 правностей в цифровых устройства Цель - повышение грубины регистр Для достижения цели в анализатор дены два 2 И-разрядных регистра, группы элементов И, шифратор, дв коммутатора, блок выбора формиро ля адреса, два формирователя адр начальных значений, два элемента две группы формирователей импуль Устройство позволяет производить намическую запись значений длите ностей входных сигналов в блок и ти, что позволяет увеличить глуб регистрации логического анализат 1 ил. 14, блок 15 выбора формирователя адреса, коммутатор 16, второй элементИ 17, демультиплексор 18, группу формирователей 19 длительности сигналавысокого уровня, группу формировате- .лей 20 длительности сигнала низкогоуровня, вторую группу формирователей21 импульсов, блока 22 отображения,второй регистр 23 и вторую группуэлементов И 24,Логический анализатор работает в ух режимах: регистрации и ото В режиме регистрации после тельности двоичных сигналов с дов объекта контроля поступаю входы логического анализатора ответствующие О формирователе знака входного сигнала, два в которых являются разрешающими ответствующего измерителя 2 ности сигнала высокого уровня3 1506448 рителя 3 длительности сигнала низкого уровня. Причем сигнал разрешения измерения длительности сигнала другого уровня свидетельствует о необходимос 5 ти записи уже сформировавшегося значения длительности сигнала предыдущего уровня в блок памяти. Поскольку несколько измерителей 2 и 3 могут одновременно закончить измерения, то для динамической записи в блок памяти сформированных длительностей уровней сигналов происходит последовательный опрос первым регистром 5 обоих выходов всех М формирователей 1 признака 15 входных сигналов, длительность сигналов которых предварительно уменьшена соответствующими формирователями 6 импульсов первой группы до времени Г цикла одного опроса первого регист ра 5, Это время определяется минимальной длительностью входного сигнала, значение которого может зарегистрировать устройство.Первый регистр 5 обеспечивает ло следовательное наличие сигнала высокого уровня на всех выходах, тем самым разрешая прохождение сигналов с формирователей 6 импульсов первой группы за время С/2 М через элементы 30 И 7 первой группы на шифратор 8 единичного позиционного кода в двоичный, формирующий адрес соответствующего измерителя 2 или 3 длительности сигнала. По этому адресу мультиплексор 9 коммутирует выходы необходимого измерителя 2 или 3 длительности сигнала с соответствующими входами блока 4 памяти, и значение измерителя 2 или 3 совместно с его адресом записывается в блок памяти по адресу, скоммутированному вторым коммутатором 10 с формирователя 11 адреса блока памяти или с первого формирователя 12 адреса начальных значений в режиме регистра ции и с формирователя 11 адреса блока памяти или второго Формирователя 13 адреса начальных значений в режиме отображения. Управляющим входом второго коммутатора 10 является выход50 первого элемента И 14, разрешающего поступление сигнала с блока 15 выбора формирователя адреса при наличии входного управляющего сигнала устройства "Регистрация , В блоке 15 ны бора формирователя адреса происходит анализ сигналов, поступающих с первой группы элементов И для выделения первых сигналов, поступающих на каждый информационный вход логическогоанализатора. При отсутствии такогосигнала первый коммутатор 16 соединяет выходы элементов И 7 первойгруппы с формирователем 11 адресаблока памяти, а при наличии - с первым формирователем 12 адреса начальных значений. 11 ри этом при наличиисигнала высокого уровня на одном извыходов элементон первой группы И 7происходит унеличение адреса в 11и 12 на 1,В режиме отображения при наличииуправляющего сигнала Отображение,происходит последовательное изменение значения второго формирователя13 адреса начальных значений с фиксированной частотой, с которой производится считывание слов иэ блока памяти. При (Я+1)-м увеличении значениявторого формирователя 13 адресаначальных значений этот сигнал поступает через второй элемент И 17 навторой управляющий вход второго коммутатора 10, который после этого подключает адресные входы блока памятик выходам формирователя 11 адресаблока памяти. Считанные по сформированным адресам значения длительностей входных сигналов поступают черездемультиплексор 18 на соответствующий формирователь длительности сигнала: формирователь 19 длительностисигнала высокого уровня или формирователь 20 длительности сигнала низкого уровня, н которых при наличииразрешающего сигнала с выхода второго элемента И 17 происходит уменьшение записанных в них значений с фиксированной частотой до нуля. В течение этого времени формирователем 2 1формируются сигналы необходимогоуровня, поступающие на блок 22 отображения. Считывание иэ блока памятиследующего слова происходит при появлении сигнала равенства нулю на одномиз формирователей длительности сигналы поступают на соответствующие формирователи 6 импульсов, в качествекоторых могут быть одновибраторы.Поскольку несколько формирователей 19и 20 длительности сигналов могут одновременно сформировать сигналы,снидетельствующие о необходимостисчитывания следующего слова из блокапамяти, то для разнесения их во времени происходит последовательный опрос выходов формирователей 19 и 205 1506448 длительности выходного сигнала вторым регистром 23, формирующим сигналы аналогично первому регистру 5 и разрешающим прохождение сигналов с выходов формирователей 19 и 20 длительности сигнала через элементы И 24 второй группы на формирователь 11 адреса. 2Таким образом, введенные отличи э тельные признаки позволяют производить динамическую запись значений длительностей входных сигналов в блок памяти, что позволяет увеличить глубину регистрации логического анализатора,Формула изобретения Логический анализатор, содержащий блок памяти, формирователь адреса блока памяти, группу из М формирователей признака входного сигнала, где Х - число информационных входов анализатора, группу из И измерителей длительности сигналов высокого уровня, группу иэ И измерителей длительности сигналов низкого уровня, мультиплексор, демультиплексор, группу из Х формирователей длительности сигналов высокого уровня, группу из И формирователей длительности сигналов низкого уровня, группу из И формирователей уровня выходных сигналов и блок отображения, причем вход 1-го формирователя признака входного сигнала является 1-м информационным входом анализатора (1=1,Х), первый и второй выходы 1-го формирователя признака входного сигнала подключены соответственно к входам 1-го измерителя длительности сигналов высокого уровня и 1-го измерителя сигналов низкого уровня, группы выходов которык подключены к соответствующим группам входов мультиплексора, группа выходов которого подключена к первой группе информационных входов блока.памяти, первая и вторая группы выходов которого подключены соответственно к группе информационных входов и группе адресных входов демультиплексора, группы информационных входов которого соединены с соответствующими группами информационных входов формирователей длительности сигналов высокого уровня и формирователей длительности сигналов низкого уровня, выходы которых соединены с первыми и вторыми входами соответствующих формирователей уровня выходного сигнала, выходы которых подключенык соответствующим входам блокв отображения, о т л и ч а ю щ и й с яем, что, с целью повышения глубиныегистрации, анализатор содержит дваИ-разрядных регистра, две группылементов И, шифратор, два коммутаора, блок выбора формирователя адре-а, два формирователя адреса начальных значений, два элемента И и дверуппы формирователей импульсов, прием первый и второй входы 1-го формирователя импульсов первой группы соединены с первым и вторым выходами1-го Формирователя признака входногосигнала, первый и второй выходы 1-го 20 формирователя импульсов первой группы соединены соответственно с первыми входами (21-1) -го и 21-го элементов И первой группы, вторые входы которых соединены с соответствующими 25 выходами первого регистра, выходыэлементов И первой группы соединеныс группой информационных входов перного коммутатора, с группой входовблока выбора формирователя адреса и сгруппой входов шифратора, группа выходов которого подключена к группеадресных входов мультиплексора и квторой группе информационных входовблока памяти, вторая группа адресных 35входов которого соединена с группойвыходов второго коммутатора, перваягруппа информационных входов которого соединена с группой выходов формирователя адреса блока памяти, вторая 40 и тр тья группы ин ормационных входоввторого коммутатора подключены соответственно к группам выходов первогои второго Формирователей. адреса начальных значений, группа входов первого формирователя адреса начальныхзначений соединена с первой группойвыходов первого коммутатора, втораягруппа выходов которого подключена кпервой группе информационных входовформирователя адреса блока памяти,управляющий вход первого коммутаторасоединен с выходом блока выбора формирователя адреса и с первым входомпервого элемента И, второй вход которого является входом регистрации анализатора, выход первого элемента Исоединен с первым управляющим входомвторого коммутатора, второй управляющий вход которого соединен с вхоцами1506448 15 0 еоброяенце иаирвшя оставитель И.Сафехред А,Кравчук.Петр еда рректор Т.Мале Заказ 5439/50 Тираж 66 ВНИИПИ Государственного комитет 113035, Москва, Подписноебретениям и открытияауюская наб., д. 4/5 КНТ СССР по и -35,роизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 разрешения формирователей длительности сигналов высокого уровня и формирователей длительности сигналов низкого уровня и с выходом второго элемента И, первый вход которого соединен с выходом разрешения второго формирователя адреса начальных значений, второй вход второго элемента И соединен с входом второго формирователя адреса началъвюх значений,и является Входом отобраиения анализатора, первый и второй входы -го формирователя Импульсов соединены соответственно Ь выходами 1-го формирователя длительности сигналов высокого уровняи д-го формирователя длительности сигналов низкого уровня, первый ивторой выходы -го формирователя им 5пульсов соединены соответственно спервыми входами (21-1)-го и 2-гоэлементов И второй группы, вторыевходы которые соединены с соответствующими выходами второго регистра,выходы элементов И второй группы подключены к второй группе информационных входов формирователя адреса блока памяти,