Устройство синхронизации

Номер патента: 1499494

Автор: Неволин

ZIP архив

Текст

СОЮЗ СООЕТСНИХШИЙЛаЩепеРЕСПУБЛИН Н 03 Ь 7/02 // Н 04 Ь 7 02 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЮЕНИИ И (ЛНРЫТИНМПРИ ГКНТ СССР(71) Уральский политехнический институт им. С.И. Кирова(56) Зайцев Г.В., Стеклов В.К. Комбинированные следящие системы. - Киев: Техника, 1978, с 263.Авторское свидетельство СССР В 1327287 кл, Н 03 Ь 7/00, 1985. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи. Цель изобретения - увеличение быстродействия. Устройство содержит ЯО.1499494 А 1 2фазовый детектор 1, усилитель 2 постоянного тока, пропорционально-интегрирующий фильтр 3, сумматоры и 5, управляемый генератор 6, дифференцирующий блок 7, ограничитель 8, пороговый блок 9, формирователь 10 сигналов счета, реверсивный счетчик 11, ЦАП 12 и 13, управляемые аттенюаторы 14 и 15, ключ 16, запоминающий блок 17, АЦП 18, накопитель 19, генератор 20 импульсов, измеритель 21 амплитуды и усредняющий блок 22Цель достигается за счет обеспечения более точного соответствия между частотной расстройкой и напряжением, его устраняющим. 2 ил.3 149949Изобретение относится к электросвязи и может быть использовано всистемах передачи информации.Целью изобретения является повы 5шение быстродействия.На фиг. 1 изображена структурнаяэлектрическая схема устройства синхронизации; на фиг. 2 - временныедиаграммы сигналов, поясняющие работу устройства синхронизации.Устройство синхронизации содержитфазовый детектор (ФД) 1, усилитель2 постоянного тока (УПТ), пропорционально-интегрирующий фильтр (ПИФ) 3, 15первый и второй сумматоры 4 и 5, управляемый генератор 6, дифференциРующий блок 7, двустороннИй симметричный снизу ограничитель 8, порого, вый блок 9, формирователь 10 сигналов счета, реверсивный счетчик (РС)11, первый 12 и второй 13 цифроаналоговые преобразователи (ЦАП), первый14 и второй 15 управляемые аттенюаторы, ключ 16, запоминающий блок 17, 25аналого-цифровой преобразователь 18,накопитель 19, генератор 20 импульсов, измеритель 21 аютлитуды, усред-няющий блок 22,Устройство синхронизации работает следующим образом.При частотном рассогласовании,меньшем полосы пропускания кольцафазовой автоподстройки (ФАП), содержащего ФД 1, УПТ 2, ПИФ 3, первыйсумматор 4 и управляемый генератор 6введение последнего в синхронныйрежим работы осуществляется за счетработы данного кольца ФАП.При частотных Расстройках, не 40отрабатываемых кольцом ФАП, на выходе ФД 1 появляется напряжение би-,ений (фиг. 1 и 2 а). Это напряжениеимеет периодический характер, причемуже первая гаРмоника этого напряжения находится за пределами прозрачности ГИФ 3, Поэтому такое напряжение биений не поступает на вход управляемого генератора 6 из-за подавления в ПИФ 3 и кольцо ФАП не срабатывает,Вследствие пилообразной характеристики ФД 1 напряжение биений содержит участки с большой крутизной, которые свидетельствуют о наличии час 55тотной расстройки, Эти участки выделяются с помощью дифференцирующегоблока 7 (фиг2 б), выходное напряжение которого имеет вид коротких нм 4пульсов одной полярности. При другом знаке частотной расстройки полярность импульсов противоположная.С выхода дифференцирующего блока 7 импульсы поступают на ограничитель 8, форма импульсов на выходе которого подобна форме входных импульсов, но те входные импульсы, амплитуда которых меньше порогового напряжения, на выход ограничителя 8 не пройдут.С выхода ограничителя 8 импульсы поступают одновременно в измеритель 21.и формирователь 10, который после соответствующей нормировки и преобразования подает импульсы оДной полярности, например, на .суммирующий вход РС 11, а импульсы другой полярности - на вычитающий вход РС 11. В последнем в цифровом виде накапливается информация о количестве поступивших импульсов, которая в втором ЦАП 13 преобразуется в аналоговую форму (фиг, 2 в). Это напряжение ступенчатой формы с помощью первого управляемого аттенюатора 14 изменяется по величине так, чтобы после второго сумматора 5 формироьалось монотонное линейно изменяющееся напряжение (фиг. 2 г) Это напряжение поступает на ключ 16, который открывается генератором 20 на время анали-за Т. Интервал анализа определяется постоянной времени фильтра нижних ччастот или временем интегрирования интегратора в ФД 1.Для сохранения монотонности напряжения (фиг. 2 г) коэффициент передачи первого управляемого аттенюатора 14 должен устанавливаться пропорционально амплитуде биений, При этом независимо от величины частотной расстройки в конце интервала анализа Т на выходе ключа 16 - сигнал одинакового уровня. На этот уровень и настроен пороговый блок 9. После срабатывания последнего его выходное напряжение (фиг. 2 д) изменяется обратно пропор-. ционально усредненной амплитуде биений во втором управляемом аттенюаторе 15, Затем это напряжение, величина которого пропорциональна начальной частотной расстройке, запоминается в запоминающем блоке 17.Далее аналоговое напряжение переводится в цифровую форму с помощью аналого-цифрового преобразователя 18 и накапливается в накопителе 19, Выходной код последнего содержит инфор5 14 мацию о всех изменениях частотной расстройки, происходящих с момента включения устройства синхронизации. С помощью первого ЦАП 12 цифровой код накопителя 19 преобразуется в аналоговое напряжение, которое суммируется в первом сумматоре 4 с напряжением ошибки ФАП и управляет частотой управляемого генератора 6.Работа ключа 16, запоминающего блока 17 синхронизируется генератором 20, который формирует стробирующий импульс (Фиг, 2 е) длительностью Т и импульс фиксации запоминающего блока 17 (фиг, 2 ж) длительностью., которая выбирается из условия выполнения всех операций, связанных с перестройкой частоты управляемого генератора 6, Генератор 20 работает в ждущем режиме и запускается от измерителя 21, который представляет собой фиксатор амплитуды с соответствующим нормированием выходного напряжения (фиг2 з). Так как пороговый блок запускается только при наличии биений, то и запуск генератора 20 происходит, в основном, при наличии частотной расстройки.Для повышения точности установки частоты управляемого генератора 6 при действии помех коэффициент передачи второго управляемого аттенюатора 15 устанавливается напряжениемс усредняющего блока 22, который вырабатывает напряжение, среднее за период анализа Т, чем и обеспечивается более точное соответствие между частотной расстройкой и напряжением, его устраняющим.Формула изобретения 99494 6 Устройство синхронизации, содержащее последовательно соединенные накопитель, первый цифроаналоговый преобразователь, первый сумматор, управляемый генератор, фазовый детектор, усилитель постоянного токаи пропорционально-интегрирующийфильтр, выход которого подсоединенк второму входу первого сумматора, 5последовательно соединенные Формирователь сигналов счета, реверсивныйсчетчик и второй цифроаналоговыйпреобразователь, а также дифферен. цирующий блок и второй сумматор,входы которых подключены к выходуфазового детектора, аналого-цифровой преобразователь и генератор импульсов, причем второй вход фазовогодетектора является входом устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия,введены последовательно соединенныедвусторонний симметричный снизу ог раничитель, измеритель амплитудыи первый управляемый аттенюатор, выход которого подсоединен к второмувходу второго сумматора, последовательно соединенные усредняющий блок, 25 второй управляемый аттенюатор и запоминающий блок, выход которого через аналого-цифровой преобразователь подсоединен к входу накопителя,последовательно соединенные ключи пороговый блок, выход которогоподсоединен к информационному входувторого управляемого аттенюатора,при этом выход измерителя амплитудыподсоединен к входам усредняющего 35блока и генератора импульсов, первыйи второй выходы которого подсоединенысоответственно к управляющим входамзапоминающего блока и ключа, информационный вход которого подключен 40 к выходу второго сумматора, вход ивыход двустороннего симметричногоснизу ограничителя подключены соответственно к выходу дифференцирующегоблока и входу Формирователя сигналовсчета, а выход второго цифроаналогового преобразователя подсоединенк информационному входу первого управляемого аттенюатора.11499494 ставитель В. Орловхред М, Ддык Корректо И. Шулла ак Шароши оизводственно-иэдательский комбинат "Патент", г. Ужгород,агарин Заказ 4707/55 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., д. 4/5

Смотреть

Заявка

4341920, 06.11.1987

УРАЛЬСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. С. М. КИРОВА

НЕВОЛИН ВЛАДИМИР ИВАНОВИЧ

МПК / Метки

МПК: H03L 7/02

Метки: синхронизации

Опубликовано: 07.08.1989

Код ссылки

<a href="https://patents.su/4-1499494-ustrojjstvo-sinkhronizacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство синхронизации</a>

Похожие патенты