Следящий аналого-цифровой преобразователь

) 11) 1)4 Н 0 ч 8 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСА А ВТОРСНО ТЕН МУ СВ ЛЬСТ 2 тке24 -21) 43168 22) 13. 1 О 46) 07,07 2) паратн при рд ра э онаИсре;ствьчи с. длго-гифровых ро стем упр 1 ХО:51 1. те 9 . В 11 .горецко,и В.В. Н-ифровыеГ.Д. Ъани, 1980ание ицф т ел умень р егул нация Л Е Ц 15 ность 1 ешц иц,мере ции цреобра м рец бразовдтерова. в ,"1,;158,иств хтид ния в сле 1 с тигя ии в образовар 1, блок счетчик 4, ватель 3,ри в дц лосистемах,/11,: Ид 51 ормд ар тс ь сдержа 111 к влеция, реве/Пд ред. Г.Н. Петр цстроение, 1973, с.,уира фр- ьд окд 8 с на. о г 6 наст 1 З ВЛя имс ти реобразо Введе ни г вали эир(54) СЛ.ДЯГИ 1 ЛНЛ.О 1 РЛЗОВЛТР.Г Ъ ЮР)ВО ПРВь и, пр на эап. фмд и нфор ма ци е е в ьда н ной ничину. 1 з отл дц и ее задд цц 57) И эб ельцй т лы,тецие отн НИКР 1 Мв. ил Н.Л. Иг нат.ится к вычислжет быть ис.поч тем самыь овация устр зется эд сче днаого-Офр ть избьгточровать погв темпе изрить областьПоследнее1)9) 7 Изобретение отцится к ь;ььис.ььь - тельной технике и мож т бьггь ььь)ль, - зовано при рд зрдботк дпььдрдтцых средств аналоговых ь ьчььсзьите)ььььь,ьх5ист ем, а та кже устройг т н д насоля ти)ированных систем упрдьззьеьпя. Цель изобретения - расииренин области использования зд счет нозможвходу)лекн)т ся зисторы подключдн)тся к первому компаратора 1 с пом)щью группы тронных ключей, которые упранля сигналами, поступающими с выход версивного счетчика 4. На второ компаратора 1 подается входной гоный сигнал . В качестве компдр он ре45й вход а цалоатора используется усилитель, ца выходе которого формируется разность величинывходного сигнала и сигцала обратнойсвязи, поступающего с выходов ПАП 3.В зависимости от знака величины рассогласования ца выходе формирон; геня15 блока 2 управления вььрабатьньнсясигналы, открывающие первый элем цтИ 13 или второй элемент И 14 бленд 2управления. Сигдлы с генератора 5добавляются или вычитаются из с)д р -ности регулировки погрешности преоб 10 разонания в темпе измерения.На фиг, 1 предстднлеца функциональная схема преобразователя; на Фиг. 2 - Функциональная схема блока сравнения кодов (для и = 4); цд15 фиг. 3 - функциондльцдя схемд элемента неравнозначности.Преобразователь содержит комььдратор 1, блок 2 управления, цифроаналоговый преобразователь (ЦАП) 3, ренер сивный счетчик 4, генератор 5 тактовых импульсов и блок 6 настройки. Блок 6 настройки вып)лнен на блоке 7 сравнения кодов, регистре 8 колань, дешифраторе 9, буФерном регистре 10, блоке 11 элементов И и формирователе 12. Блок 2 управления цьпзолцеьь на первом 13 и втором 14 элементах И и формирователе 15. Блок 7 сраннеция кодов выполнен цд элементах ИЛИ 16 3 16, элементах И 17,-17+ и элементах 18- 184 нера нцоз нач ности, Элемент 18 неравнозначности ньпьолнец ца элементах И 19 и 20, элементе ИЛИ 21.Аналого-цифроной преобразондтель работает следующим образом.35В составе ЦАП 3 имеется группа масштабирующих резисторов, величина которых пропорциональна последовательности чисел, представляющих собои40 целые степени оснондььия 2. Эти ре 4 жимоь ) р ц 1)сььнцоь о гчтикд 4 до тех 1)ор ьокд рд э цос т) лье)ку вход ьп)ль сиг - цд 1 ом и сььг налом обратной сця зи цд выходе компдрдтора 1 це станет мень)я) уроь) ьья чувст ньь Гель.)ости бзьок;ь упрднпеьььья. Нд регистр 8 комдцц поступает комдцда, которая после деппьфрд - торд 9 поступает позиционно цд блок 7 и определяет и рог его срабатывания. При превышении порога на выходе блока 7 появляется сигнал, который с помощью формирователя 12 выдает цд выход устройства сигнал готовности к съему информации потребителем. Сигнал съема информации сбрасывает готовность и открывает блок 11 элементов И, что обеспечивает подачу )ьифроного кода с выходов реверсивного сетчикд на входы буферного регистра 10 и на выходную шину устройства. Далее происходит сравнение содержимого реверсивного счетчика с новым значением буферного регистра 10.Расс льотриль фуцкциоциро на ьсие 4 - ра зрядцого блока 7 (Фиг. 2) . Если требуется нд выходную ппьцу устройства подать цифровой код лишь при его изльенеььии н двух старших разрядах, то с дешифрдтора 9 на элемент ИЛИ 16 З подается единичный сигнал, Оц поступает ца первые входы элементов И 17 и 17, . Тогда при несовпадениях кодов буферного регистра и реверсивного счетчика н одном из старших разрядов (или одновременно в двух) единичный сигнал с поразрядных элементов 18 з или (и) 18 неравнозначности поступает на вторые входы элементов И 17 з и 17, и на выходе блока 7 (выход елемента ИЛИ 16) появляется единичный сигнал, который поступает на формирователь 12.Одноразрядный элемент 18 неравнозначности представлен ца фиг3. На выходе элемента И 19 единичное значение сигнала, когда на буферном регистре нулевое значение, а на реверсивном счетчике - единичное. На выходе элемента И 20 единичное значение сигнала, когда на буферном регистре единичное значение, а на реверсивном счетчике - нулевое. Следондтельно, на выходе элемента ИЛИ 21 единичное значение сигнала только при несовпадении двоичных кодов ца входе одноразрядного элемента 18 не-,ранцозначностиПредлагасмый цргобр ватель посравццию с известным обладает 6 Олс еширокими возможностями, так как Обс -спечицает оперативную регулировкупогрешности преобразования и цсклю -чает получение птребителем и збыточ -ной информации за счет введения 6 лока настройки,10Ф О р м у л а и 3 О б р е т е 1 и я1. Следящий аналого - цифрс 1 вой пре - Образователь, содержащий последова - тельно соединенные компаратор, блок управления, реверсивцый счетчик и цифроаналоговый преобразователь, выход которого соединен с первым входом компаратора, второй вход которо - го является первой входной шиной, а второй вход блока управления соединен с выходом генератора тактовых импульсов, отличающийся тем, что, с целью расширения облас - ти использования за счет возможности регулировки погрешности преобразова - ния, введен блок настройки, выполненный на регистре команд, дешифраторе, блоке сравнения кодов, буферном регистре, блоке элементов И и формирователе, первый вход которого соединен с выходом блока сравнения кодов, второй вход объединен с управляющими входами блока элементов И, буферного регистра и является второй входной шиной, а выход формирователя является шиной "Готовность", информационные входы блока элементов И объединены с соответствующими первыми входами блока сравнения кодов и подключены к соответствующим выходам реверсивного счстчика, Вторые входы блока сравцсния кодов соединены с соответствующими выходами буферного регистра, ВХОДЫ ЕОТОРОГО СОЕДИЦЕЦЫ С СООТВЕТ ствуюшими выходами блока элементов И и являются выходной шиной, третьи входы блока сравнения кодов соединены сс 1 ответствую 1 цими входами дещифратора, входы которого оедицены с соот - цетствующими Выходами регистра кома цд ВхОды котОрого являются шиной "Задание кода".2, Преобразователь по и. 1, О тл ц ч а ю щ ц й с я тем, что блок сравнения кодов выполнен на и элементах церавцозначцости, где и число разрядов реверсивного счетчика, и элементах И и и элементах ИЛИ, первые и вторые входы элементов не - равнозначности являются первыми и вторыми входами блока соответственно, а выходы соединены с первыми входами соответствующих элементов И, выходы которых соединены с соответствующими входами первсто элемента ИЛИ, выход которого является выходом блока, первые входы элементов ИЛИ с второго по и-й являются соответствующими третьими входами блока, первый из которых соединен с вторыми входами первого элемента И и второго элемента ИЛИ, Выходьь злементов ИЛИ с второго по (и)-й соединены с вторыми входами последующего элемента ИЛИ и вторыми входами соответствующих элементов И, второй вход и-го элемента И соединен с выходом и-го элемента ИЛИ.14924 78 Составитель И, РомановаТехред А. Кравчук Корр ект ор Л, Бес кид Редактор Н. ЯцочаЗаказ 3894/57 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101